• 생명과학회지
• /
• 제32권11호
• /
• pp.833-840
• /
• 2022

만성 염증은 종양의 발생 및 진행과 밀접하게 연관되어 있다. 핵인자 kappa B (NF-κB)는 5개의 전사인자로 구성되며 염증 반응에 필수적인 역할을 한다. 다양한 암에서 NF-κB의 조절장애가 보고되고 있으며 NF-κB 조절이 암 치료에 있어 핵심 표적이 된다. 본 연구에서는 CDC Like Kinase 3 (CLK3)를 NF-κB 신호전달 경로를 조절하는 새로운 키네이스임을 확인하였다. 우리는 CLK3가 정규 및 비정규 NF-κB 신호전달경로를 억제하는 것을 밝혔다. CLK3 과발현 또는 knock-down 세포주를 이용한 루시퍼레이즈 분석 결과, 이 키네이스는 TNFα와 PMA가 유도하는 정규 NF-κB 신호전달경로 활성을 억제하였다. 또한 CLK3 과발현은 잘 알려진 비정규 NF-κB 신호경로 유도제인 NF-κB-inducing kinase (NIK) 또는 CD40에 의한 NF-κB 활성을 저해하였다. 추가적으로 CLK3의 NF-κB 신호전달 저해기전을 설명하고자 TNFα 처리 후 웨스턴 블롯 분석으로 이 키네이스 영향권 내에 있는 NF-κB 신호경로 분자들을 식별하였다. 그 결과 CLK3가 TAK1, IKKα/α, p65, IκBα 및 ERK1/2-MAPK의 인산화/활성화를 저해하여 TNFα 처리로 유도된 NF-κB 및 MAPK 신호경로를 모두 억제함을 밝혔다. 앞으로의 연구는 CLK3가 정규 및 비정규 NF-κB 경로를 억제하는 기작을 밝히는데 초점을 맞출 것이다. 위 연구 결과들을 토대로 CLK3가 NF-κB 신호전달경로의 새로운 음성 조절자로써 기능함을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.72-83
• /
• 2002

본 논문에서는 공급 전압을 순수하게 소프트웨어적으로 제어함으로서, 하드웨어 구현이 간단하고 전력 소모를 효과적으로 줄이며 복잡한 인터페이스 회로가 필요 없는 새로운 저전력 VLSI 시스템 아키텍처를 제안하였다. 제안된 아키텍처는 클록 주파수-공급 전압 특성을 순수하게 소프트웨어적으로만 모델링하고, 시스템상의 여러 칩들에 대해서 각각 독립적으로 공급 전압을 제어하고, 주 클록 주파수 f/sub CLK/의 1/n인 f/sub CLK/, f/sub CLK/2, f/sub CLK/3...만을 클록 주파수로 허용하였다. 또한, 제안된 저전력 VLSI 시스템 아키텍처의 프로토타입 시스템을 제작하고 전력 소모를 측정하였다. 프로토타입 시스템은 기존의 상용 마이크로프로세서 평가 보드를 약간 수정하여 레벨 쉬프터와 전안 스위치와 같은 간단한 개별 소자만을 덧붙여서 제작되었으며, 0.58W이던 전력 소모가 0.12W로 감소함을 확인할 수 있었다.

• BMB Reports
• /
• 제49권11호
• /
• pp.587-589
• /
• 2016

The circadian clock system enables organisms to anticipate the rhythmic environmental changes and to manifest behavior and physiology at advantageous times of the day. Transcriptional/translational feedback loop (TTFL) is the basic feature of the eukaryotic circadian clock and is based on the rhythmic association of circadian transcriptional activator and repressor. In Drosophila, repression of dCLOCK/CYCLE (dCLK/CYC) mediated transcription by PERIOD (PER) is critical for inducing circadian rhythms of gene expression. Pacemaker neurons in the brain control specific circadian behaviors upon environmental timing cues such as light and temperature cycle. We show that amino acids 657-707 of dCLK are important for the transcriptional activation and the association with PER both in vitro and in vivo. Flies expressing dCLK lacking AA657-707 in $Clk^{out}$ genetic background, homologous to the mouse Clock allele where exon 19 region is deleted, display pacemaker-neuron-dependent perturbation of the molecular clockwork. The molecular rhythms in light-cycle-sensitive pacemaker neurons such as ventral lateral neurons ($LN_vs$) were significantly disrupted, but those in temperature-cycle-sensitive pacemaker neurons such as dorsal neurons (DNs) were robust. Our results suggest that the dCLK-controlled TTFL diversify in a pacemaker-neuron-dependent manner which may contribute to specific functions such as different sensitivities to entraining cues.

• Journal of Photoscience
• /
• 제9권2호
• /
• pp.240-242
• /
• 2002

In Drosophila melanogaster, it is known that the circadian clock consists of an autoregulatory feedback loop, which includes so-called clock genes, such as per, tim, dClk and cyc and produces periodical expression of per. It is recently suggested, however, that the circadian oscillation without the rhythmical expression of per is involved in the regulation of circadian locomotor rhythms. In the present study, we examined the existence and the property of the possible per-less oscillation using arrhythmic clock mutant flies carrying per$^{01}$, tim$^{01}$, dClk$^{Jrk}$ or cyc$^{01}$. When temperature cycles consisting of 25$^{\circ}$Ｃ and 30$^{\circ}$Ｃ with varying periods (T = 8~32 hr) were given, they showed rhythms synchronizing with the given cycle under constant darkness (DD). per$^{01}$ and tim$^{01}$ flies always showed a peak around 7 hr after the onset of thermophase irrespective of Ts of temperature cycles, while dClk$^{Jrk}$ and cyc$^{01}$ flies did not. In addition, several days were necessary to establish a clear temperature entrainment in per$^{01}$ and tim$^{01}$ flies, when they were transferred from a constant temperature to a temperature cycle under DD. These results suggest that per$^{01}$ and tim$^{01}$ flies have a temperature-entrainable weak oscillatory mechanism. The fact that dClk$^{Jrk}$ and cyc$^{01}$ flies did not show any sign of the endogenous oscillation suggests that the per-less oscillatory mechanism may require CLK and CYC.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.600-603
• /
• 2008

본 논문은 액정 표시 소자 (liquid crystal display, LCD)의 저소비 전력을 위한 새로운 메모리-인-픽셀 회로 설계를 제안한다. 각 픽셀 (화소)이 한 개의 메모리를 가지고 있기 때문에 이러한 회로는LCD동작을 위해 게이트와 소스 구동 회로의 동작 없이도 메모리에 저장된 데이터를 이용하여 8컬러를 표현할 수 있다. 즉 구동 회로의 동작 없이도 각 화소에 내장된 메모리를 이용하여 데이터를 표현할 수 있기 때문에 LCD패널의 소비전력을 줄일 수 있다. 각 메모리 회로는 각 화소에 내장된 수정된 S-R플립플롭(NAND형)으로 구성되어 있고, 플립플롭은 겹치지 않는 클럭 CLK_A와 CLK_B를 이용하여 교류 바이어스를 공급한다. NAND형은 인버터형 메모리에 비해 회로는 더 복잡하지만, 약 50%의 더 낮은 소비전력 특성을 가진다. $96{\times}128$의 해상도를 가진 LCD패널에 대해 인버터형 메모리가 0.037 mW의 소비전력을 보인 반면 제안된 메모리 회로는 단지 0.007mW의 우수한 소비전력을 보였다.

• ETRI Journal
• /
• 제26권6호
• /
• pp.669-672
• /
• 2004

To improve the operation error caused by the thermal fluctuation of electrons, we propose a novel single-electron pass-transistor logic circuit employing a multiple-tunnel junction (MTJ) scheme and modulate a parameters of an MTJ single-electron tunneling device (SETD) such as the number of tunnel junctions, tunnel resistance, and voltage gain. The operation of a 3-MTJ inverter circuit is simulated at 15 K with parameters $C_g=C_T=C_{clk}=1\;aF,\;R_T=5\;M{\Omega},\;V_{clk}=40\;mV$, and $V_{in}=20\;mV$. Using the SETD/MOSFET hybrid circuit, the charge state output of the proposed MTJ-SETD logic is successfully translated to the voltage state logic.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.671-672
• /
• 2006

Recently Communication with using IrDA is bing used in various fields. In this paper I designed a receiver by fabricating hardware that used to be fabricated through software, so anyone who don't have knowledge on IrDA can receive Ir Signal easily. This receiver can communicate with CPU through 8 bit data and 3 bit address. Also this receiver can use user-needed CLK because this receiver embodied 16 bit CLK Prescaler.

• 한국정보통신학회논문지
• /
• 제9권1호
• /
• pp.88-94
• /
• 2005

본 논문에서는 회전기의 위치에 대한 정보를 가지고 있는 Encoder와 정해진 경로(Serial Signal)를 통해 Data를 전송하거나 받고, DSP로 Data를 정해진 경로(Paralle Signal)를 통해 Data를 전송하거나 받는 기능을 가진 Receiver를 FPGA Design한 것이다. 동일 동작 Clock을 사용하지 않는 다른 System의 Serial Data 통신을 하는 경우, 새로운 헤더 검출 방법을 제시하여 Serial Data의 유효한 각 Bit의 정보를 얻기 위해서는 헤더 내의 Sync. Code를 해석하여 유효 Data의 길이를 찾을 수 있다. 또한 Receiver의 동작 주파수를 'clk_select' Port를 사용하여 내부 동작 주파수를 20MHz 또는 60MHz를 선택할 수 있다.

• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.991-997
• /
• 2013

본 논문에서는 아날로그필터를 위한 새로운 구조의 주파수 제어 방식(frequency tuning scheme)과 트랜스컨덕턴스(gm) 가변 범위가 넓은 트랜스컨덕터(OTA: Operational transconductor amplifier) 회로를 제안하였다. 제안된 주파수 제어 방식은 트랜스컨덕터와 커패시터로 구성된 1차 저역통과필터의 시정수와 커패시터에 일정 전압이 충전되는데 걸리는 시간과의 관계식을 이용한 것으로 전압제어필터 방식과 유사하게 간단한 구조를 가지며, 기준신호로 순수 정현파를 필요로 하지 않고, 시스템 클럭 또는 외부 수정 발진 회로를 통해 쉽게 얻을 수 있는 클럭 펄스를 사용할 수 있다는 장점이 있다. 또한, 클럭 주파수가 고정된 조건에서도 복잡한 구조의 커패시터 어레이를 사용하지 않고 다중 대역 지원을 목적으로 차단 주파수를 가변하면서 제어할 수 있다. 그리고 모의 실험을 통해 제안된 자동 주파수 제어회로의 동작을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.15-19
• /
• 2011

부스트 컨버터를 이용하여 열전소자의 전력을 전달하는 회로를 이용하여 최대전력점 추적회로를 제안하였다. 제안하는 최대 전력점 추적회로는 2개의 비교기를 사용하여 연속된 샘플링 전압을 비교하고 최대전력점을 갖는 입력 펄스 신호의 듀티비에서 열전 발전소자의 전력 구동회로가 동작하도록 하는 것이다. 시뮬레이션 결과에서는 두 클럭 이내에서 최대전력점을 찾았으며, 3 클럭 이내에서 최적의 PWM 신호를 만들었다. 제안한 최대전력점 추적회로는 0.18 um CMOS 공정으로 설계하였으며 제작중이다.