• 디자인융복합연구
• /
• 제15권1호
• /
• pp.37-48
• /
• 2016

디자인용 컴퓨터 소프트웨어는 수정과 복제가 쉽고 디자이너 간의 의사 소통을 가능하게 해주는 등의 장점으로 인해 오늘날 디자이너들에게 필수적인 도구로 여겨지고 있다. 그러나 디자인 툴의 서로 다른 인터페이스 조작 방식은 디자이너의 아이디어를 시각화하는 과정에 대한 거리의 차이를 야기한다. 본 연구는 직접 조작 방식에서 대화형 메타포 인터페이스의 언어의 레벨 차이, 즉 하이 레벨 언어 인터페이스는 로우 레벨 언어 인터페이스보다 사용자의 생각에서 최종 구현까지 조작의 거리 차이를 줄일 수 있다는 Hutchins의 이론에서부터 시작하였다. 하이 레벨 언어 인터페이스가 로우 레벨의 그것보다 더 디자인 사고의 흐름을 덜 방해하고 더 다양한 결과를 도출할 수 있다고 가정하고, 두 개의 서로 다른 애니메이션 소프트웨어를 사용했을 때 사용자들의 디자인 사고 흐름이 어떻게 다른지를 프로토콜 분석 방법을 통해 알아보았다. 본 연구의 가설에 대한 검증이 디자인 소프트웨어의 대화형 메타포 인터페이스 적용 방식에 대한 가이드가 될 수 있기를 바란다.

• 한국전자통신학회논문지
• /
• 제19권2호
• /
• pp.409-416
• /
• 2024

빠른 고속 데이터 신호 처리 및 논리 연산을 위한 부동 소수점 연산 요구 사항이 확대됨에 따라 부동 소수점 연산 장치의 속도는 시스템 작동에 영향을 미치는 핵심 요소이다. 본 논문에서는 다양한 부동소수점 곱셈기 방식의 성능 특성을 연구하고, 캐리와 합의 형태로 부분 곱을 압축한 다음, 최종 결과를 얻기 위해 캐리 미리 보기 가산기를 사용한다. Intel Quartus II CAD 툴을 이용하여 Verilog HDL로 부동소수점 곱셈기를 기술하고 성능 평가를 하였다. 설계된 부동소수점 곱셈기는 면적, 속도 및 전력 소비에 대해 분석 및 비교하였다. 월러스 트리를 사용한 수정 부스 인코딩 방식의 FMAX는 33.96Mhz로 부스 인코딩보다 2.04배, 수정 부스 인코딩보다 1.62배, 월러스 트리를 사용한 부스 인코딩보다 1.04배 빠르다. 또한, 수정 부스 인코딩에 비해 월러스 트리를 이용한 수정 부스 인코딩 방식의 면적은 24.88% 감소하고, 전력소모도 2.5% 감소하였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.105-112
• /
• 2009

본 논문에서는 $0.35{\mu}m$ Bipolar-CMOS-DMOS(BCD)공정으로 설계한 스마트 파워 IC 내의 가드링 코너 영역에서 발생하는 비정상적인 정전기 불량을 관측하고 이를 분석하였다. 칩내에서 래치업(Latch-up)방지를 위한 고전압 소자의 가드링에 연결되어 있는 Vcc단과 Vss 사이에 존재하는 기생 다이오드에서 발생한 과도한 전류 과밀 현상으로 정전기 내성 평가에서 Machine Model(MM)에서는 200V를 만족하지 못하는 불량이 발생하였다. Optical Beam Induced Resistance Charge(OBIRCH)와 Scanning Electronic Microscope(SEM)을 사용하여 불량이 발생한 지점을 확인하였고, 3D T-CAD 시뮬레이션으로 원인을 검증하였다. 시뮬레이션 결과를 통해 Local Oxidation(LOCOS)형태의 Isolation구조에서 과도한 정전기 전류가 흘렀을 때 코너영역의 형태에 따라 문제가 발생하는 것을 검증하였다. 이를 통해 정전기 내성이 개선된 가드링 코너 디자인 방법을 제안하였고 제품에 적용한 결과, MM 정전기 내성 평가에서 200V이상의 결과를 얻었다. 통계적으로 Test chip을 분석한 결과 기존의 결과 대비 20%이상 정전기 내성이 향상된 것을 확인 할 수 있었다. 이 결과를 바탕으로 BCD공정을 사용하는 칩 설계 시, 가드링 구조의 정전기 취약 지점을 Design Rule Check(DRC) 툴을 사용하여 자동으로 찾을 수 있는 설계 방법도 제안하였다. 본 연구에서 제안된 자동 검증방법을 사용하여, 동종 제품에 적용한 결과 24개의 에러를 검출하였으며, 수정 완료 제품은 동일한 정전기 불량은 발생하지 않았고 일반적인 정전기 내성 요구수준인 HBM 2000V / MM 200V를 만족하는 결과를 얻었다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.107-114
• /
• 2004

본 논문에서는 CDMA 및 TDMA 기술을 기반으로 하는 무선 원격계측 시스템용 모뎀에 적합한 최적 하드웨어 구조 및 VLSI 설계에 대해서 제시한다. 무선 원격계측 시스템은 계측이 필요한 다수의 지점에 소형 무선계측기(RT: Remote Terminal)를 설치하고, 설치된 무선계측기로부터 계측데이터를 무선으로 수집하기 위해 제안된 시스템이다. 무선 원격계측 시스템은 계측데이터를 전송하기 위한 다수의 RT와 RT로부터 데이터를 수집하는 1개의 CU(Central Unit)로 구성된다. 본 논문에서는 이러한 RT와 CU용 모뎀에 적합한 최적 하드웨어 구조를 제안하였고, 제안된 구조를 Verilog HDL로 설계 및 검증하였다. Verilog HDL로 설계된 모뎀은 Synopsys/sup TM/툴을 이용하여 게이트 수준으로 합성되었고, 합성결과 RT 및 CU용 모뎀은 0.6㎛ 공정에서 각각 약 27K 게이트와 222K 게이트의 하드웨어 복잡도를 가졌다. 제안된 모뎀은 Altera/sup TM/ FPGA로 구현 및 검증되었다.

• 한국HCI학회:학술대회논문집
• /
• 한국HCI학회 2006년도 학술대회 2부
• /
• pp.221-226
• /
• 2006

원격 3차원 디자인 협업 환경이란 원거리에 있는 디자이너들이 3차원 모델을 함께 동시적으로 다루는 협업 환경으로서, 제품 개발 프로세스의 비용과 시간을 단축하는데 매우 중요한 역할을 한다. 그러나 이에 대한 연구는 아직 미비한 실정이며 기존의 연구들도 2차원 데스크탑 환경에 제한된 문제점이 있다. 따라서 본 연구는 새로운 협업 환경의 제안을 통해 지리적으로 떨어진 디자이너들간의 3D 모델에 관한 원활한 협업을 촉진하는 것을 목표로 한다. 본 연구에서 제안한 증강현실 기반의 원격 3차원 디자인 협업 환경은 3D 모델의 공유를 위한 회전 원반(turntable)과 상대의 위치 및 제스처 정보를 제공하는 가상 그림자(virtual shadows)로 구성된다. 동시적으로 회전하는 회전원반은 물리적인 매개체로서 가상물체와 실제 세계를 자연스럽게 연결하는 동시에 상대의 실재감을 높인다. 가상그림자는 가상물체 주위로 보여지는 사람들의 손과 팔의 움직임을 시각화하여 공유하는 것으로, 상대의 위치뿐 아니라 지시, 제스처 등 행동에 대한 인식이 지속적으로 이루어지게 한다. 프로토타입을 제작하고 사용자 평가 실험을 실시하여 3차원 모델을 검토하는 단계에 그 유용성이 있음을 확인하였다. 데스크탑 환경의 모델링 툴에 익숙한 사용자들은 실제 공간에서 가상물체를 조작할 수 있음에 긍정적인 반응을 보였고 회전원반과 가상그림자의 제공은 태스크 수행의 정확도를 높이며 협업을 촉진하는 결과를 보였다. 본 연구는 환경적 제약으로 원활하게 이루어지지 못했던 3D 모델에 관한 원격 협업에 의사소통의 장을 마련하고 이를 촉진시킨다는 점에서 그 의의가 있다. 본 환경에서 제시한 상대방과 협업대상물에 대한 심리적, 물리적 공유 감을 증대시키는 방법들은 3D 모델에 관한 디자인 협업에서 확장되어 다른 원격 협업을 지원하는 데도 적용될 수 있을 것이다.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.496-502
• /
• 2006

최근에 CAD 툴의 비약적인 발전으로 인하여 대부분의 디지털 회로들은 VHDL 언어를 사용하여 설계된다. 그리고 IC 공정기술의 발달에 따라 하나의 칩에 많은 회로를 포함할 수 있으므로 VHDL 코드의 크기가 방대해져 이에 대한 검증(verification)은 칩 설계에 있어서 어렵고, 많은 시간을 소모하는 과정이 되고 있다. 본 연구에서는 SoC용 IP 사이에서 발생할 수 있는 자원충돌과 프로토콜의 오류를 검증하는 새로운 방법을 제시한다. VHDL 모델의 블록 또는 SoC용 IP 사이에서 발생할 수 있는 상위레벨 고장을 정의하고 분류하고, 하위 레벨 검증(low-level code verification)에 사용되는 검출률 측정 법을 사용하여 IP사이에서 발생하는 데이터 충돌과 프로토콜 또는 알고리즘의 오류를 검증하는 방법을 제안한다.

• 정보교육학회논문지
• /
• 제24권6호
• /
• pp.597-606
• /
• 2020

최근 전세계가 언택트 환경에 놓임에 따라 학생들의 프로그래밍 수업도 온라인으로 이루어지게 되었고, 온라인 프로그래밍 수업을 성공으로 이끌 수 있는 영향요인들에 대한 관심이 커지고 있다. 이에 본 연구에서는 특성화 고등학교 학생들을 대상으로 웹기반 시뮬레이션 툴을 활용하여 온라인 프로그래밍 수업을 진행하였다. 그리고 온라인 프로그래밍 수업에서 학생들의 학습참여와 교수실재감에 영향을 주는 변인으로 자기조절능력과 학습 몰입을 상정하고 예측력을 분석하였다. 또한 학습참여, 교수실재감과 학습자의 자기조절능력 사이에서 학습몰입의 매개효과를 분석하였다. 연구 결과 온라인 프로그래밍 수업에서 자기조절능력과 학습몰입이 학습참여와 교수 실재감을 예측하는 것으로 나타났고, 학습몰입은 자기조절능력과 학습참여, 교수실재감 사이에서 매개역할을 하는 것으로 나타났다. 본 연구는 온라인 프로그래밍 수업에서 학습참여와 교수실재감을 높이기 위해 자기조절능력과 학습몰입이 고려되어야 함을 제안하고, 이를 위한 실천적 시사점을 제공하였다는 데 의의가 있다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.209-218
• /
• 2012

최근 무어의 법칙을 연장시킬 시스템 집적 기술로서 Field Programmable Stateful Logic Array (FPSLA)가 제안되었다. 본 논문은 FPSLA의 설계 자동화 절차를 확립하고 논리 합성, 동기화, 물리적 매핑, 자동 배치 등의 접근 방법을 최초로 제시한다. 특히, 동기화를 통해 배치를 1차원 문제로 축소한 후 비선형 최적화 기법을 개량한 개략 배치 모델 및 하향식 계층적 2분법을 이용한 배치 적법화 알고리즘을 제안하였다. 또한, 제안된 모델 및 알고리즘을 소프트웨어로 구현하여 ACM/SIGDA 벤치 마크 예제에 적용함으로써 그 유효성을 입증하였다. 이 소프트웨어에는 Fanout 수만큼 출력 상태를 같은 단의 멤리스터성 스위치에 복사해야 하는 FPSLA의 특성을 고려하여 최적화 단계 별로 넷을 하이퍼에지로 통합했다가 다시 에지로 분리하는 기법이 제안되었으며 약 18.4%의 추가적 최적화를 이룩했다. FPSLA의 출력 상태 복사는 논리 단 일부에 셀 밀도가 집중되는 문제를 노출했으며 단위 논리 게이트의 Fanin을 제한하는 기법으로 18.5% 감소 효과를 얻었다. FPSLA의 실용성 확보를 위해서는 우선 논리 합성 시 Fanin의 수가 일부 단에 집중되지 않도록 제약하는 방안을 개발하여야 한다. 또한, FPSLA 패브릭 구조를 이식하기 위해 대칭성이 감소된 나노와이어 크로스바가 형성하는 복잡한 그래프 상에서 수행되어야 하는 자동 배선의 효율성 연구도 필요하다. 이러한 툴 개발은 설계 자동화 자체뿐만 아니라 FPSLA의 패브릭 구조 개선에 필요한 실험에 유용한 평가 도구로서도 큰 역할을 할 것이다.