• 대한전자공학회논문지SD
• /
• 제38권10호
• /
• pp.746-753
• /
• 2001

본 논문에서 구현한 GenBIST는 메모리 테스팅을 위한 정보를 입력으로 받아 테스트용 회로를 VerilogHDL 코드로 자동 생성해 주는 설계 자동화 툴 이다. 상용 툴 들을 포함한 기존의 툴 들은 대부분 메모리 테스트를 위한 알고리즘들을 라이브러리화하고 이를 회로로 생성해주는 방식인데 반해, 본 논문에서 구현한 툴은 사용자가 정의한 알고리즘대로 회로를 생성해 줌으로써 새로운 알고리즘의 적용을 용이하게 하였다. 또한 다중 메모리를 지원할 수 있게 함으로써 메모리 BIST 회로를 공유할 수 있게 하였고 serial interfaceing 기법을 사용함으로써 경계 주사 기법과 함께 사용될 경우 메모리 테스트를 위한 부가적인 핀을 필요로 않는다.

• 전자통신동향분석
• /
• 제12권5호통권47호
• /
• pp.95-106
• /
• 1997

집적회로 설계에서 소비 전력은 집적도가 증가함에 따라서 중요한 설계 사양으로 전력 소비를 낮추기 위한 저전력 설계 기술에 대한 연구가 많이 진행되고 있다. 저전력 설계 기술은 소비 전력에 대한 정확한 예측 기술과 예측된 결과를 이용한 최적화 기술로 나뉘어 진다. 이들 기술은 논리 수준에서 많은 연구가 진행되었으며 현재, 효과적인 예측과 최적화가 가능한 행위 및 아키텍처 수준의 상위 수준에서 저전력 설계에 대한 연구가 진행되고 있다. 저전력 설계를 위한 최적화 기술, CAD 환경, 그리고 툴에 대하여 살펴보고 상위수준합성 시스템인 HYPER에 대하여 간략하게 소개한다

• 한국산학기술학회논문지
• /
• 제16권4호
• /
• pp.2350-2355
• /
• 2015

본 연구에서는 축과 베어링으로 구성된 공작기계 주축 설계를 위한 1차원 유한요소 해석을 자동화하기 위한 툴을 개발하였습니다. 객체지향 프로그래밍을 기반으로 하기 때문에, CAD 시스템의 객체를 사용할 수 있습니다. 스핀들 시스템을 정의하기 위한 축의 단면과 베어링 강성과 같은 최소한의 데이터를 입력할 필요가 있으며, 그 데이터를 기반으로 형상 모델을 먼저 만들고, 그리고, 1차원 빔과 스프링 요소로 구성된 유한요소 모델로 변환합니다. 본 툴을 위해서 개발된 사용자 인터페이스는 사용자가 툴과 상호교류할 수 있도록 도와줍니다. 본 툴은 다수의 설계 변경과 그 후에 수행되는 유한요소해석 과정을 자동화함으로써 최소한의 시간과 노력으로 공작기계 주축 시스템의 근사 최적 설계를 발견할 수 있도록 해줍니다.

• 전자통신동향분석
• /
• 제14권3호통권57호
• /
• pp.123-124
• /
• 1999

ASADE(ASIC Signal Analyzer Developed in ETRI)는 논리회로의 시뮬레이션 결과를 입력으로 받아서 그래픽 화면으로 논리파형으로 나타내고, 파형의 상호관계를 분석하기 위한 다양한 분석 기능들을 제공하는 파형분석용 CAD 툴이다. 파형분석은 설계 과정 중에서 수 없이 반복되는 작업이기 때문에 파형분석기의 성능이 설계기간 단축에 결정적인 영향을 미치게 된다. ASADE는 상용 파형분석기보다 GUI 환경, 처리속도, 분석 기능이 뛰어난 툴이다.

• 한국정보처리학회논문지
• /
• 제1권4호
• /
• pp.517-530
• /
• 1994

본 논문에서는 연구용 VHDL 및 CAD 툴을 사용하여 톱다운 설계방식에 의하여 소 형 마이크로프로세서(MPU;microprocessor unit)의 설계를 수행한다. 이를 위하여 기본 MPU와 이의 파이프라인화 구조를 제안한다. 설계목표와 명령어, 아키텍쳐가 결정되면, 이를 우선 C 언어로 모의실험하여 동작을 확인하며, 다음 VHDL 모의실험의 경우, 주어 진 입력에 대하여 내부 레지스터의 내용을 점검하여 동작을 확인한다. 다음에, 이를 연구용 CAD 툴에 의해 완전주문형(full-custom)/반주문형(semi-custom) 설계방식에 의해 레이아웃을 수행하며 관련 모의 실험을 수행한다. 이어 성능개선을 위하여 제안 한 파이프라인 구조를 모의실험을 통하여 타당성을 확인하며 아울러 관련 문제점 및 향후 연구방향에 관해 논한다. 결론적으로, 본 논문을 통하여 MPU의 설계방법을 정립 하였으며, 아울러 성능개선을 위한 아키텍쳐의 설계변화가 가능하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2003년도 추계학술발표대회(하)
• /
• pp.651-655
• /
• 2003

본 논문에서는 맞춤 가구 제작 및 제작된 가구의 배치를 위한 효율적이면서도 사용하기 용이한 3D Visual 디스플레이 시스템을 개발하고자 한다. AutoCAD로 만들어진 평면파일(*.dxf) 그리고 3D 제작툴로 만들어진 오브젝트 파일(*.3ds)을 이용하여 현실감 있도록 시뮬레이션 하는 것을 목표로 한다. 2D로 제작된 AutoCAD 평면 설계 파일을 이용하여 평면 파일을 3D 투시도로 변환하고 3DS파일로 구축한 객체들을 배치한 뒤 텍스처매핑, 렌더링 등을 구현하여 최대한 현실감을 낼 수 있도록 개발한다.

• 한국산학기술학회논문지
• /
• 제13권3호
• /
• pp.1014-1020
• /
• 2012

본 논문은 3D 캐드모델을 기반으로 작업자의 수작업 및 설계오류를 최소화하는 금형설계 지원 툴 개발에 초점을 맞춘다. 금형설계 지원범위는 자동차 산업의 프레스 금형설계 공정에서 필수 요소인 선직 곡면 생성 및 옵셋, 패딩력 자동산출, 수정사항을 반영하는 재료표 자동출력, 홀 가공데이터 자동 산출, 원소재 크기 출력 및 검증 등 이다. 개발한 시스템을 주요 범용 3D 모델러 중 하나인 프로엔지니어의 확장 메뉴형태로 탑재하기 위하여 프로엔지니어 API와 Visual C++를 사용하여 개발하였다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.57-64
• /
• 2005

본 논문에서는 내장된 메모리의 테스트를 편리하게 하기 위하여 간단한 사용자 설정에 의해 자동으로 BIST IP를 생성해 내는 범용 CAD 툴을 개발하였다. 기존의 툴들은 널리 사용되고 있는 알고리즘에 국한되어 있어 메모리의 모델이 변하게 되면 다시 메모리 모델에 따라 BIST IP를 설계해야 하는 번거로움이 있었다. 하지만 본 논문에서는 사용자가 원하는 메모리 모델에 따라 알고리즘을 적용해 자동으로 BIST IP를 생성해 주는 툴을 개발하였다. 내장된 메모리로는 리프레쉬가 필요 없는 다중-포트 비동기식 SRAM이 가장 많이 사용되며, 본 연구에서는 이중-포트 SRAM에 대하여 연구 하였다.

• 한국통신학회논문지
• /
• 제27권1A호
• /
• pp.66-72
• /
• 2002

본 논문에서 구현한 GenJTAG은 기판 수준의 테스팅을 위한 정보와 BIST(Built-In Self Test)에 대한 정보를 입력으로 받아 verilog-HDL 코드로 기술된 경계 주사 회로를 자동 생성해 주는 설계 자동화 툴이다. 대부분이 상용 툴들은 생성된 회로를 게이트 수준의 회로로 제공하기 때문에 사용자가 선택적으로 사용할 수 있는 BIST 관련 명령어를 회로에 추가하기가 어려운데 반해, 본 논문에서 구현한 툴은 사용자가 정의한 정보에 의해 BIST 관련 명령어를 지원할 수 있는 behavioral 코드의 경계 주사 회로를 생성하여 준다. 또한 behavioral 코드를 제공함으로써 사용자에 의한 수정을 용이하도록 하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.709-711
• /
• 2005

이 논문에서는 CATIA, PRO-E 등의 CAD에서 3D 모델을 생성할 때 사용하는 파라메트릭 솔리드 모델링 기법에서 일반적으로 사용하는 방법보다 모델링 데이터의 용량을 크게 줄일 수 있는 방법에 대하여 고찰한다. 3D 파라메트릭 솔리드 모델링 기법은 기본적인 상세 솔리드들을 생성하여 부울(Boolean) 연산으로 이들을 조합하여 복잡한 형상(geometric object)을 만드는데 이 과정에서 많은 부울 연산이 수행된다. 그런데 각각의 상세 솔리드들의 크기가 필요 이상으로 크게 만들어 짐으로써 생성된 모델의 데이터 용량이 방대하게 되고 생성시간에도 영향을 미친다. 여기에서는 실무 경험을 바탕으로 처음에 생성된 상세 솔리드의 불필요한 부분을 제거하여 부울 연산에 알맞은 크기로 변경하여 모델링 데이터의 용량을 줄이는 방법을 제안한다.