Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Automatic BIST Circuit Generator for Embedded Memories

내장 메모리 테스트를 위한 BIST 회로 자동생성기

  • Yang, Sunwoong (School of Computing, Graduate School, Soongsil University) ;
  • Chang, Hoon (School of Computing, Soongsil University)
  • 양선웅 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학부)
  • Published : 2001.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

GenBIST implemented in this paper is an automatic CAD tool, which can automatically generate circuitry in VerilogHDL code based on user defined information for the memory testing. While most commercial and conventional CAD tools adopt a method in which they make memory-testing algorithms as a library to generate circuitry, our tool can generate circuitry according to the user-defined algorithm, which makes application of various algorithms easier. In addition, memory BIST circuitry can be shared with other memories by supporting embedded memories in our tool. Also, extra pins for the memory testing are not requited when boundary scan technique is combined.

본 논문에서 구현한 GenBIST는 메모리 테스팅을 위한 정보를 입력으로 받아 테스트용 회로를 VerilogHDL 코드로 자동 생성해 주는 설계 자동화 툴 이다. 상용 툴 들을 포함한 기존의 툴 들은 대부분 메모리 테스트를 위한 알고리즘들을 라이브러리화하고 이를 회로로 생성해주는 방식인데 반해, 본 논문에서 구현한 툴은 사용자가 정의한 알고리즘대로 회로를 생성해 줌으로써 새로운 알고리즘의 적용을 용이하게 하였다. 또한 다중 메모리를 지원할 수 있게 함으로써 메모리 BIST 회로를 공유할 수 있게 하였고 serial interfaceing 기법을 사용함으로써 경계 주사 기법과 함께 사용될 경우 메모리 테스트를 위한 부가적인 핀을 필요로 않는다.

Keywords

References

  1. M. Abramovici, M. A. Breuer and A. D. Friedman, Digital system testing and testable design, Computer Science Press, 1990
  2. Test Technology Standards Committee, IEEE Standard Test Access Port and Boundary Scan Architecture, IEEE Computer Society Press, 1990
  3. R. Rajsuman, Digital Hardware Testing : Transistor-Level Fault Modeling and Testing, Artech House Boston London, 1992
  4. 홍성제, 강성호, 박은세, 장훈, 최호용, 테스팅 및 테스팅을 고려한 설계, 반도체 설계 교육 센터, 1997
  5. H.Bleeker and P. Eijnden, Boundary-Scan Test-A Practical Approach, Kluwer Academic Publishers, 1993
  6. Memory BistCoreTM User's Reference Manual, GeneSys TestWare, Revision 1.4, June, 1998
  7. 장종권, 'ASIC에 실장되는 다중 RAM 모듈 테스트를 위한 BIST 회로 생성기의 구현,' 한국정보처리학회 논문지, 제5권, 제6호, pp. 1633-1638, 1998
  8. I. Schanstra and A. Goor, 'Industrial Evaluation of Stress Combination for March Tests applied to SRAMs,' International Test Conference, 1999 https://doi.org/10.1109/TEST.1999.805831
  9. Kenneth P. Parker, THE BOUNDARY-SCAN HANDBOOK, Kluwer Academic Publishers, 1992
  10. H. Bleeker, P. Eijnden and F. Jong, Boundary-Scan Test-A Practical Approach, Kluwer Academic Publishers, 1993
  11. 양선웅, 박재흥, 장훈, 'IEEE 1149.1을 이용한 March 알고리듬의 내장형 자체 테스트 구현.' 한국정보처리학회 논문지, 제7권, 제1호, 2001