• 제목/요약/키워드: C-V method

검색결과 2,845건 처리시간 0.037초

MOSFET의 Effective Channel Length를 추출하기 위한 C-V 방법의 타당성 연구 (A Study on the Validity of C-V Method for Extracting the Effective Channel Length of MOSFET))

  • 이성원;이승준;신형순
    • 대한전자공학회논문지SD
    • /
    • 제39권10호
    • /
    • pp.1-8
    • /
    • 2002
  • C-V 방법은 소형화된 MOSFET에서 effective channel length(L/sub eff/)를 추출하기 위한 방법 중 한가지이다. 이 방법은 critical gate bias point에서 channel length에 영향을 받지 않는 extrinsic overlap 영역의 길이(△L)를 구하여 L/sub eff/를 추출하게 된다.본 논문에서는 서로 다른 두 개의 C-V 방법에 대해 실험을 수행하였다. 그리고 실험으로 추출한 값과 2차원 소자 시뮬레이터의 결과를 비교하여 C-V 방법의 정화도를 분석하였다.

용량성 압력센서의 집적화에 관한 연구 (Study on Integrated for Capacitive Pressure Sensor)

  • 이윤희
    • 전자공학회논문지T
    • /
    • 제35T권1호
    • /
    • pp.48-58
    • /
    • 1998
  • 본 논문은 센서에서 수반되는 기생용량과 온도 드리프트 및 누설전류의 영향을 경감하기 위한 C-V변환회로 및 C-V변환회로에 관한 실험결과를 제시하고, 또한 논문에서 제안한 센싱 주파수를 기준주파수로 나누어줌으로써 상기 영향들을 줄일 수 있는 새로운 인터페이스 회로를 제시한다 이 회로는 용량비의 출력신호를 디지털 방식으로 16진수로 계수 함으로써 신호의 전송이나 컴퓨터 처리가 쉬울 뿐 아니라 비트수의 증가에 따라 분해 능을 향상시킬 수 있는 이점도 있다. 시작한 인터페이스 회로의 C-V 및 C-F 변환회로에서 전원전압 4.0V, 피이드백 커패시턴스10pF, 압력 0∼10 KPa범위에서 감도는 각각 28 ㎷/㎪·V, -6.6 ㎐/㎩로서 양호하였고, 온도 드리프트 특성은 0.051 %F.S./℃ 및 0.078 %F.S./℃로서 크게 개선되었다.

  • PDF

솔젤법으로 제작한 $TiO_2-V_2O_5$ 세라믹스의 물성 (Properties of $TiO_2-V_2O_5$ Ceramics Prepared by Sol-Gel Method)

  • 유도현
    • 전기학회논문지
    • /
    • 제56권7호
    • /
    • pp.1255-1260
    • /
    • 2007
  • [ $TiO_2-V_2O_5$ ] sol was prepared using sol-gel method. Sol changed to gel with hydrolysis and polymerization. DTA properties of gel powder had endothermic reaction due to evaporation of propanol about $80^{\circ}C$, had exothermic reaction due to combustion of propanol about $230^{\circ}C$ and had exothermic reaction due to combustion of alkyl group about $350^{\circ}C$. Crystalline properties of gel powder retained amorphous phase at $50^{\circ}C$, retained anatase phase from $400^{\circ}C\;to\;600^{\circ}C$ and had all rutile phase over $700^{\circ}C$ at 0.01mole $V_2O_5$ additive. The capacitance of thin films increased with increasing heat treatment temperature and thin films had best properties at $700^{\circ}C$. The capacitance of thin films increased a lot with decreasing measurement frequency.

브리지조합 검출방식을 이용한 고온용 3축 가속도센서 제작 (Fabrication of the Three Dimensional Accelerometer using Bridge Combination Detection Method)

  • 손미정;서희돈
    • 센서학회지
    • /
    • 제9권3호
    • /
    • pp.196-202
    • /
    • 2000
  • 본 논문에서는 3축의 가속도를 검출하기 위한 새로운 방식인 브리지조합 검출원리를 제안하고, SOI 구조의 웨이퍼를 이용하여 $200^{\circ}C$ 이상 고온에서 동작이 가능한 압저항형 실리콘 가속도센서를 제작하였다. 제작된 센서의 감도는 x 및 y축이 8mV/V G, z 축이 40mV/V G 이였다. 그리고 출력전압의 비선형성은 1.6%FS, 타축감도는 약 4.6% 이하였다. 이것은 외부 연산회로를 이용하여 3축의 가속도성분을 검출하는 방법에 비해 검출방식은 간단하면서도, 특성은 거의 동일하였다. 또한 SOI 구조를 이용하여 고온에서도 안정한 동작을 하였다. 제작된 가속도센서의 오프셋전압 온도계수와 감도 온도계수는 $27^{\circ}C$에서 각각 $1033ppm^{\circ}C^{-1}$$1145ppm^{\circ}C^{-1}$이였다.

  • PDF

세폭소거 펄스 방식을 적용한 AC PDP에서의 동특성 전압 마진 (Dynamic Voltage Margin of AC PDP with the Narrow Erase Pulse Method)

  • 안양기;윤동한
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제51권11호
    • /
    • pp.541-545
    • /
    • 2002
  • This paper proposes the new narrow erase method to erase wall charges formed in an AC plasma display panel (PDP) cell. In the proposed method, pulse timing of switch at the sustain period is adjusted for inducing, a weak discharge. Then, after the narrow erase, the voltage of the X electrode is set to differ from that of the Y electrode. For the proposed method, the measured maximum address voltage margin was 38.3V at Y_Rest voltage of 100V and sustain voltage of 180${\sim}$185V. However, for the conventional method, in which the X and Y electrodes are set to be of equal voltage after the narrow erase, the measured maximum address voltage margin was 31.3V at Y_Rest voltage of 150V and sustain voltage of 180V. This result shows that the measured maximum voltage margin for the proposed method is about 7V(22%) higher than that for the conventional method.

L-V-C 통합 환경 실현을 위한 이기종 시뮬레이션 미들웨어 연동 방안 (A Method of Interoperating Heterogeneous Simulation Middleware for L-V-C Combined Environment)

  • 조건륜;노기섭;정시현;노폰 키라티보라난;김종권
    • 정보과학회 논문지
    • /
    • 제42권2호
    • /
    • pp.213-219
    • /
    • 2015
  • 현대 사회에서는 새로운 기술이나 가설을 증명하기 위해 시뮬레이션을 사용한다. 특히, 군사 훈련을 진행하거나 전쟁상황을 예측하기 위하여 국방 Modeling & Simulation(M&S)을 사용한다. 국방 M&S는 실제 환경에서 진행하는 Live Simulation, 가상환경에서 진행하는 Virtual Simulation, 그리고 워 게임과 같은 Constructive Simulation으로 이루어지며 각각을 L체계, V체계, C체계라고 한다. L체계는 실제 환경을 전제하기 때문에 현실성이 높지만 예산 효율성이 떨어진다. 이와 반대로 V와 C체계는 현실성이 떨어지지만 예산 효율성을 높인다. 이러한 각 체계의 장단점을 바탕으로 세 가지 체계를 모두 연동한 L-V-C 통합 환경을 구축한다면 시뮬레이션의 질을 향상시킬 수 있다. 본 논문에서는 L-V-C 통합 환경을 구축하기 위해 이기종 시뮬레이션 미들웨어 간 연동하는 방안을 제시하고 서로 다른 미들웨어간의 연동 테스트 결과를 보인다.

$CaSO_4$ 열형광체의 조성과 선량측정에 관한 연구 (A Study on Composition and Dosimetry of the $CaSO_4$ Phosphors)

  • 이덕규
    • 대한방사선기술학회지:방사선기술과학
    • /
    • 제21권1호
    • /
    • pp.59-64
    • /
    • 1998
  • [ $CaSO_4$ ] thermoluminescent phosphors was made by sintring the $CaSO_4$ after doping the transition elements Tm, Pd, Dy, V, Mo, Zr. The maximum Peaks are found in the measured $CaSO_4$(Tm, Pd, Dy, V, Mo, Zr) TL glow curve at $130^{\circ}C,\;110^{\circ}C,\;140^{\circ}C,\;100^{\circ}C$, and $120^{\circ}C$ when the heating rate is $5^{\circ}C/sec$. The activation energy of the main peak has been estimated by the peak shape method. The estimated activation energies are 1.02eV, 1.32eV, 1.12eV, 0.80eV, and 1.17eV, respectively. The thermoluminescence process in $CaSO_4$(Tm, Pd, Dy, V, Mo, Zr)are found to the 2nd order when the main peak of the glow curve is analyzed by peak shape method. The dose responses of $CaSO_4$(Tm, Pd, Dy, V, Mo, Zr) phosphors are linear within $4{\times}10^{-4}{\sim}1Gy$ of X-rays.

  • PDF

I-V and C-V measurements or fabricated P+/N junction mode in Antimony doped (111) Silicon

  • Jung, Won-Chae
    • Transactions on Electrical and Electronic Materials
    • /
    • 제3권2호
    • /
    • pp.10-15
    • /
    • 2002
  • In this paper, the electrical characteristics of fabricated p+-n junction diode are demonstrated and interpreted with different theoretical calculations. Dopants distribution by boron ion implantation on silicon wafer were simulated with TRIM-code and ICECaEM simulator. In order to make electrical activation of implanted carriers, thermal annealing treatments are carried out by RTP method for 1min. at $1000^{circ}C$ under inert $N_2$ gas condition. In this case, profiles of dopants distribution before and after heat treatments in the substrate are observed from computer simulations. In the I-V characteristics of fabricated diodes, an analytical description method of a new triangular junction model is demonstrated and the results with calculated triangular junction are compared with measured data and theoretical calculated results of abrupt junction. Forward voltage drop with new triangular junction model is lower than the case of abrupt junction model. In the C-V characteristics of diode, the calculated data are compared with the measured data. Another I-V characteristics of diodes are measured after proton implantation in electrical isolation method instead of conventional etching method. From the measured data, the turn-on characteristics after proton implantation is more improved than before proton implantation. Also the C-V characteristics of diode are compared with the measured data before proton implantation. From the results of measured data, reasonable deviations are showed. But the C-V characteristics of diode after proton implantation are deviated greatly from the calculated data because of leakage currents in defect regions and layer shift of depletion by proton implantation.

生絲纖度檢査規定에 關한 考察 (A Distcussion on the Size Deviation Test of Raw Silk)

  • 최진협
    • 한국잠사곤충학회지
    • /
    • 제25권1호
    • /
    • pp.44-50
    • /
    • 1983
  • 現 生絲檢査規則 中 纖度偏差檢査項目에 관하여 檢討한 結果 약간의 矛盾點을 發見하였으므로 이를 지적하고 그 改善策을 設定하였다. 1. 現 纖度偏差檢査는 平均纖度가 50~69 denier에 標準偏差는 5.80以下, 4.61 以上일 때 A格으로 定하고 있으나 平均纖度 50 denier인 경우의 標準偏差 5.80과 平均纖度 69 denier인 경우의 標準差 5.80과는 同一分布라 할 수 없다. 2. C.V로 換算하여 볼 때 2A格의 C.V가 A格의 C.V보다 작아야 하는데 現 纖度檢査規定은 70denier 의 1A格의 C.V換算値는 9.00이며, 69denier의 A格의 C.V換算値는 8.41로서의 70denier 2A格이 69denier의 A格보다 變異의 分散이 크게 나타나는 矛盾點을 보였다. 3. 生絲의 纖度偏差檢査數値도 平均値가 다른 Sample끼리의 優劣을 나타내는 數値이며 이 數値로서 等級을 決定하기 때문에 標準偏差에 의하여 檢査할 것이 아니라 C. V에 의하여 檢査하여야 한다. 4. 33 denier 以上의 生絲에서 각 等級別로 볼 때 6A格에서 下位格으로 감에 따라 變異폭(變異係數)을 약간씩 크게 하였으나 곳에 따라 一貫性을 잃고 있으며 그리고 同一等級에서 纖度變化에 따른 變異係數數値의 變化도 같은 경향이므로 等級間 및 纖度間의 數値調整을 要한다. 5. 34 denier 以上에서는 標準偏差數 値를 代入하기 때문에 同一等級에서 平均纖度가 굵어짐에 따라 標準偏差數値를 크게 하였으나 C. V로 換算하여 보면 大同小異하므로 纖度變化에 따른 C. V數値를 달리 할 필요가 없다. 6. 以上의 1.2.3.4.5項의 矛盾點을 是正하기 위하여 是正하기 위하여 C.V에 의한 檢査方式을 導入하고 33denier 以上에서 각 纖度間과 각 等級間의 均衡을 바로 잡으며 또 34 denier 以上에서 각 等級間의 間隔을 바로 잡기 위하여 曲線回歸公式을 導入하여 調整할 必要가 있다. 7. 生絲檢査에서 纖度偏差檢査表를 다음과 같이 改正實施함이 보다 妥當하다.

  • PDF

$V_2O_5$ 첨가가 $TiO_2$ 세라믹스의 물성에 미치는 효과 (Effects on Properties of $V_2O_5$-added $TiO_2$ Ceramics)

  • 유도현
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 학술대회 논문집 전문대학교육위원
    • /
    • pp.138-140
    • /
    • 2007
  • $TiO_2-V_2O_5$ sol was fabricated using sol-gel method and $TiO_2-V_2O_5$ thin films were fabricated using dip-coating method. $V_2O_5$ sol was added 0.01mo1e, 0.03mo1e, 0.05mo1e into $TiO_2$ sol. Viscosity of sol increased fast from about 1,000 minutes and sol began gelation from about 10,000 minutes. As a results of crystalline properties, $V_2O_5$ peaks were not found despite of $V_2O_5$ addition. Endothermic reaction occurred due to evaporation of solvent and dissociation of OH at $80^{\circ}C$. Exothermic reaction occurred due to combustion and oxidation of solvent at $230^{\circ}C$, occurred to combustion and oxidation of alkyl group at $350^{\circ}C$. Thickness of thin films increased $0.1{\sim}0.25{\mu}m$ every a dipping.

  • PDF