• 한국항행학회논문지
• /
• 제19권1호
• /
• pp.48-52
• /
• 2015

본 논문에서는 2011년에 제안된 암호와 복호가 동일한 블록 암호 SSB에 대한 차분 오류 공격을 제안한다. 이 알고리즘은 국제표준 블록암호를 기반으로 설계된 블록 암호로써 하드웨어 구현에서 장점을 갖게 설계되었다. 차분 오류 공격은 부채널 공격 기법 중 하나로 오류 주입 공격과 차분 공격을 결합한 것이다. SSB는 하드웨어 환경에 적합한 알고리즘이므로 차분 오류 공격에 대해 안전성을 가져야 한다. 그러나 본 논문에서 제안하는 차분 오류 공격을 이용하면, 1 개의 랜덤 바이트 오류를 주입과 $2^8$의 전수조사를 통해 SSB의 128 비트 비밀키를 복구할 수 있다. 이 결과는 암호와 복호가 동일한 블록 암호 SSB의 안전성을 분석한 첫 번째 결과이다.

• 정보보호학회논문지
• /
• 제15권1호
• /
• pp.57-66
• /
• 2005

SHACAL-2는 국제 표준 해쉬 알고리즘 SHA-2의 압축 함수에 기반을 둔 최대 512 비트 키 크기를 가지는 256 비트 블록 암호이다. 최근에 SHACAL-2는 NESSIE 프로젝트의 256 비트 블록 암호에 선정되었다. 본 논문에서는 차분-선형 공격을 다양하게 확장한 차분-선형 유형 공격에 대한 SEACAL-2의 안전성을 논의한다. SHACAL-2는 전체 64 라운드로 추성되며, 차분-선형 유형 분석 기법을 통하여 512 비트 키를 사용하는 32 라운드 SHACAL-2를 공격한다. 본 논문에서 소개하는 512 비트 키를 가지는 32 라운드 SHACAL-2에 대한 공격은 SHACAL-2 블록 암호에 알려진 분석 결과 중 가장 효과적이다.

• 정보보호학회논문지
• /
• 제16권2호
• /
• pp.129-139
• /
• 2006

ARIA는 128비트 블록암호알고리즘으로, 2004년 국가표준(KS)으로 선정되었다. 현재 많은 연구가 진행되고 있는 DPA 공격에 ARIA가 취약함이 발견되었다. 따라서 본 논문에서는 1차 DPA 공격에 의한 대응방법으로 가장 많은 연구가 이루어지고 있는 마스킹 기법을 설명하고 국내표준 암호알고리즘인 ARIA에 적용하였다. 마스킹이 적용된 ARIA를 AVR 기반의 8비트 프로세서를 사용하는 스마트카드에 소프트웨어로 구현하였으며, 실험을 통하여 1차 DPA 공격에 안전함을 확인하였다.

• 한국산학기술학회논문지
• /
• 제12권5호
• /
• pp.2311-2316
• /
• 2011

정보통신과 네트워크의 발전으로 인하여 정보에 대한 보안의 중요성이 날이 갈수록 심화되고 있다. 이러한 시점에서 암호시스템들이 발전하고 있으나 비례적으로 크랙 및 해킹의 기술도 발전되고 있다. 그러므로 본 논문에서는 바이트 가변연산을 이용하여 블록암호시스템을 설계하였다. 설계된 바이트 기반 블록암호시스템은 고정된 DC 및 LC를 발생시키지 않으므로 이러한 공격방법으로부터 안전하다는 장점을 가진다. 또한 기존 대칭형 암호시스템이 가지고 있던 처리속도와 비대칭 암호시스템이 가지고 있던 인증기능을 모두 포함함으로서 네트워크 기반에서의 정보통신발달에 많은 도움을 주리라 사료된다.

• 스마트미디어저널
• /
• 제4권4호
• /
• pp.39-46
• /
• 2015

본 논문은 사물인터넷 보안용 경량 암호 알고리듬 중, '128비트 블록 암호 LEA'의 암호화 블록 하드웨어 구현에 대해 기술한다. 라운드 함수 블록과 키 스케줄 블록은 높은 처리성능을 위하여 병렬회로로 설계되었다. 암호화 블록은 128비트의 비밀키를 지원하며, FSM 방식과 24/n단계(n = 1, 2, 3, 4, 8, 12) 파이프라인 방식으로 설계되었다. LEA-128 암호화 블록을 Verilog-HDL로 모델링하여 FPGA 상에서 구현하고, 합성결과로부터 최소면적 및 최대처리성능을 제시한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제9권5호
• /
• pp.107-112
• /
• 2020

초 경량암호 CHAM은 자원이 제한된 장치 상에서 효율성이 뛰어난 덧셈, 회전연산, 그리고 XOR 연산으로 이루어진 알고리즘이다. CHAM은 특히 사물인터넷 플랫폼에서 높은 연산 성능을 보인다. 하지만 사물 인터넷 상에서 사용되는 경량 블록 암호화 알고리즘은 부채널 분석에 취약할 수 있다. 본 논문에서는 CHAM에 대한 1차 전력 분석 공격을 시도하여 부채널 공격에 대한 취약성을 증명한다. 이와 더불어 해당 공격을 안전하게 방어할 수 있도록 마스킹 기법을 적용하여 안전한 알고리즘을 제안하고 구현 하였다. 해당 구현은 8-비트 AVR 프로세서의 명령어셋을 활용하여 효율적이며 안전한 CHAM 블록암호를 구현하였다.

• 스마트미디어저널
• /
• 제6권3호
• /
• pp.9-14
• /
• 2017

본 논문은 사물인터넷 환경의 초소형 기기에서 사용될 수 있는 경량 블록암호 알고리듬인 LEA의 암호화 및 복호화 블록의 하드웨어 구현에 관한 연구이다. 128비트, 192비트 및 256비트 크기의 모든 비밀키를 수용하고 암 복호화 기능을 통합한 구현을 목표로 하며, 성능향상을 위해 파이프라인 기법을 적용한 설계 결과를 제시한다. 복호화 기능을 실행할 때, 라운드키가 암호화 기능의 역순으로 사용되는데, 이때 발생되는 성능저하를 최소화한 효율적인 하드웨어 구현방법을 제시한다. 비밀키 크기에 따라 라운드 횟수가 24, 28 또는 32회 동작함을 고려하여, LEA 파이프라인은 매 파이프라인 단계에서 4번의 라운드 함수 연산이 수행되도록 구현하였다.

• 정보보호학회논문지
• /
• 제17권6호
• /
• pp.11-18
• /
• 2007

다중선형공격은 선형공격을 강화하기 위한 방법으로 연구되어왔다. 본 논문에서는 다중선형공격에 관한 최신 이론인 Biryukov의 공격 알고리즘이 비선형 키스케줄을 가진 블록암호에 적용이 어려움을 지적하고, 새로운 다중선형공격법을 제안한다. 작은 블록암호에 대한 실험을 통하여 새로운 다중선형공격법에 관한 이론이 실제로도 매우 잘 적용될 수 있음이 보여진다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권7호
• /
• pp.402-413
• /
• 2004

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED를 소형 내장형(8-bit/ 16-bit) 시스템에 탑재하도록 저가의 FPGA로 구현하는 방법을 제안한다. 대부분 8-bit 또는 16-bit의 소규모 내장형 시스템들의 프로세서들은 그 저장용량과 처리속도의 한계 때문에 상대적으로 계산양이 많아 부담이 되는 암호화 과정은 별도의 하드웨어 처리기를 필요로 한다. SEED 회로가 다른 논리 블록들과 함께 하나의 칩에 집적되기 위해서는 적정한 성능을 유지하면서도 면적 요구량이 최소화되는 설계가 되어야 한다. 그러나, 표준안 사양의 구조대로 그대로 구현할 경우 저가의 FPGA에 수용하기에는 면적 요구량이 지나치게 커지게 되는 문제점이 있다. 따라서, 본 논문에서는 면적이 큰 연산 모듈의 공유를 최대화하고 최근 시판되는 FPGA 칩의 특성들을 설계에 반영하여 저가의 FPGA 하나로 SEED와 주변 회로들을 구현할 수 있도록 설계하였다. 본 논문의 설계는 Xilinx 사의 저가 칩인 Spartan-II 계열의 XC2S100 시리즈 칩을 대상으로 구현하였을 때, 65%의 면적을 차지하면서 66Mpbs 이상의 throughput을 내는 결과를 얻었다. 이러한 성능은 작은 면적을 사용하면서도 목표로 하는 소형 내장형 시스템에서 사용하기에 충분한 성능이다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.