• 정보학연구
• /
• 제5권4호
• /
• pp.115-127
• /
• 2002

본 논문에서는 ciphertext를 적절한 cover 이미지를 사용하지 않고 은닉이 가능하도록 grayscale 형태의 이미지로 표현하는 개선된 파일 암호화 알고리즘을 제안한다. 제안된 파일 암호화 알고리즘은 기존의 스트림 암호화 알고리즘과 블록 알고리즘을 이용하여 2-Tire 암호화를 수행한 후 3-Tire에서는 암호화된 ciphertext의 구조와 형식을 은닉하기 위해 MBE(Modyfied Block Encryption) 알고리즘을 제안하고 적용하였다. 제안된 GSF 출력을 이용한 파일 암호화 알고리즘은 암호화되어 생성된 이미지 파일이 palintext 파일의 종류에 관계없이 거의 비슷한 패턴을 가지므로 파일의 암호화뿐만 아니라 은닉효과까지 기대할 수 있다. 또한 블록 암호화 알고리즘 적용 시 발생할 수 있는 padding 처리를 위해 SELI(Select Insert) padding을 제안하고 적용하였다.

• 한국산업정보학회논문지
• /
• 제8권1호
• /
• pp.55-61
• /
• 2003

표준 암호화 알고리즘(DES : Data Encryption Standard)은 20년 이상 국제 암호화 표준으로 사용되고 있다. DES는 64비트의 데이터 블록을 56비트의 키를 이용하여 암호화시키는 블록 암호화 기법중의 하나이다. 이 알고리즘은 64비트의 입력을 연속된 과정에 의해 64 비트의 출력으로 전환하는 방법이며, 이렇게 암호화시킨 문장은 키 없이는 해독이 불가능하다. 본 논문에서는 DES 알고리즘을 이용하여 RFID(Radio Frequency Identification) 판독 시스템을 구현하였다. 구현된 시스템은 CBC(Cipher Block Chining) 모드를 사용하여 암호화 알고리즘의 신뢰성을 높였으며, 기존 상용 제품과의 성능 비교 결과 카드 접근 시간과 동작 시간이 상용 제품보다 우수함을 알 수 있었다.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.328-334
• /
• 2014

본 논문은 OFB(Output Feedback Block) 블록 암호화 알고리즘에 대한 광학적 암호화 및 복호화 시스템을 제안한다. 제안한 방식은 암호화 과정에 필요한 XOR 논리 연산을 구현하기 위해 이중 인코딩 기법을 사용한다. 또한, 제안된 암호화 시스템은 광 병렬처리의 특성상 데이터가 2차원으로 배열되어 매우 큰 암호키를 구현할 수 있기 때문에 기존의 전자적 OFB 방식보다 한층 더 암호강도가 증강된 암호화 시스템을 제공한다. 마지막으로, 제안한 방식을 검증하기 위해 컴퓨터 시뮬레이션을 통하여 암호화 및 복호화 과정을 보여준다. 그 결과, 제안한 광학적 OFB 암호화 시스템은 광학적인 고속성과 병렬성의 이점까지 포함하기 때문에 더욱 효율적이고 강력한 광학적 블록 암호화 시스템이 가능하다.

• 한국컴퓨터산업학회논문지
• /
• 제10권4호
• /
• pp.167-176
• /
• 2009

본 논문에서는 간단한 대칭단을 사용하여 암호와 복호를 동일하게 개선한 SHACAL-1을 제안한다. SHACAL-1의 한 라운드는 20스텝으로 되어 있고 모두 4라운드로 구성되어 있으며 복호는 암호의 역함수로 되어있다. 본 논문에서 제안하는 대칭구조 SHACAL-1은 전반부, 대칭단 그리고 후반부의 3개 부분으로 구성한다. 전반부는 SHACAL-1의 암호 알고리즘으로 한 라운드는 10스텝으로 하여 4라운드로 구성한다. 후반부는 SHACAL-1의 복호 알고리즘으로 동일하게 구조를 가진다. 그 중간에 대칭단을 삽입하여 암호와 복호 알고리즘을 동일하게 구성한다. 제안한 대칭구조 SHACAL-1은 SHACAL-1과 수행시간 테스트 결과 거의 영향을 미치지 않은 결과를 보였고, 안전성 또한 대칭단의 적응으로 선형, 차분분석과 같은 높은 확률 패스를 이용한 공격에도 분석을 어렵게 하고 있다. 제안한 알고리즘은 암호와 복호가 다른 블록 암호에도 쉽게 적용 가능하며, 다른 블록 암호 설계에도 유용하다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제16권5호
• /
• pp.1611-1633
• /
• 2022

At EUROCRYPT 2019, a new block cipher algorithm called BISON was proposed by Canteaut et al. which uses a novel structure named as Whitened Swap-Or-Not (WSN). Unlike the traditional wide trail strategy, the differential and linear properties of this algorithm can be easily determined. However, the encryption speed of the BISON algorithm is quite low due to a large number of iterative rounds needed to ensure certain security margins. Commonly, denoting by n is the data block length, this design requires 3n encryption rounds. Moreover, the block size n of BISON is always odd, which is not convenient for operations performed on a byte level. In order to overcome these issues, we propose a new block cipher, named DBISON, which more efficiently employs the ideas of double layers typical to the BISON-like construction. More precisely, DBISON divides the input into two parts of size n/2 bits and performs the round computations in parallel, which leads to an increased encryption speed. In particular, the data block length n of DBISON can be even, which gives certain additional implementation benefits over BISON. Furthermore, the resistance of DBISON against differential and linear attacks is also investigated. It is shown the maximal differential probability (MDP) is 1/2^n-1 for n encryption rounds and that the maximal linear probability (MLP) is strictly less than 1/2^n-1 when (n/2+3) iterative encryption rounds are used. These estimates are very close to the ideal values when n is close to 256.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권9호
• /
• pp.397-406
• /
• 2017

클라우드 환경에서의 대용량 암호화 데이터 서비스를 위하여 기존의 암호화 알고리즘을 사용할 경우 데이터 암호화에 많은 시간 소요의 문제점이 대두된다. 이러한 단점을 보완하기 위해 일반적으로 부분 암호화 방법을 사용한다. 그러나 기존의 부분 암호화 방법은 암호화되지 않은 잔존 영역으로 인해 암호화된 데이터를 유추할 수 있다는 단점이 존재한다. 본 논문에서는 이러한 단점을 해결하기 위해 암호화 속도를 높이면서 보안을 준수하는 부분 암호화 방법을 제안한다. 제안하는 방법은 헤더 생성, 부분 암호화, 블록 셔플의 과정으로 구성된다. 1단계 헤더 생성 과정에서는 알고리즘에 필요한 헤더 데이터를 생성하고 2단계 부분 암호화 과정에서는 LEA (Lightweight Encryption Algorithm)를 이용하여 데이터의 일부분을 암호화하고 암호화하지 않은 부분의 데이터와 암호화 과정 중에 생성된 블록을 XOR하여 모든 데이터를 변형시키며, 3단계 블록 셔플 과정에서는 헤더에 저장한 셔플 데이터를 이용하여 블록을 섞어 데이터를 알아볼 수 없는 형태로 바꾸어 암호화를 수행한다. 제안하는 방법을 모바일 디바이스에 적용하여 구현한 결과 암호화한 데이터는 알아볼 수 없는 형태로 모두 바뀌어 데이터를 유추할 수 없었고, 암호 키 없이는 데이터를 복원할 수 없었다. 제안하는 방법은 블록 경량 암호화 알고리즘인 LEA에 비해 암호화 속도가 약 273% 정도 향상되어 대용량 데이터를 암호화하는데 있어 빠른 처리가 가능함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.136-139
• /
• 2000

In this paper, we propose a prime code and a new cryptographic algorithm for encryption and decryption as its application. The characteristics of prime numbers with irregular distribution and uniqueness are used to generate the prime code. Based on the prime code, an encryption algorithm for secret key is presented. Since the algorithm requires simpler operations than existing encryption such as DES, the burden for hardware implementation of the encryption and decryption process is alleviated.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.104-109
• /
• 2018

본 논문에서는 국내 표준으로 제정된 ARIA 알고리즘을 High Throughput을 위한 하드웨어 구조를 제안하고 구현하였다. 치환 계층의 고속 처리를 위하여 ROM table 구성과 라운드 내부의 파이프라인 방식을 이용하며, 12 라운드를 확장된 구조로 설계하여 병렬 특성을 활용 가능한 설계 방법을 제안한다. 본 논문은 VHDL을 이용하여 RTL 레벨로 설계 되었으며, 합성 툴인 Synplify를 이용하였으며, 시뮬레이션을 위해 ModelSim을 이용하였다. 본 논문에서 제시한 하드웨어 구조는 Xilinx VertxeE Series 디바이스를 이용하였으며 68.3 MHz의 주파수 및 674Mbps의 Throughput을 나타낸다.

• 한국시뮬레이션학회논문지
• /
• 제9권2호
• /
• pp.15-25
• /
• 2000

Since data security problems are very important in the information age, cryptographic algorithms for encryption and decryption have been studied for a long time. The GOST(Gosudarstvennyi Standard or Government Standard) algorithm as a data encryption algorithm with a 256-bit key is a 64-bit block algorithm developed in the former Soviet Union. In this paper, we describe how to design an encryption chip based on the GOST algorithm. In addition, the GOST algorithm is compared with the DES(Data Encryption Standard) algorithm, which has been used as a conventional data encryption algorithm, in modeling techniques and their performance. The GOST algorithm whose key size is relatively longer than that of the DES algorithm has been expanded to get better performance, modeled in VHDL, and simulated for implementation with an CPLD chip.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.53-64
• /
• 2002

This paper describes a design of cryptographic processor that implements the AES (Advanced Encryption Standard) block cipher algorithm, "Rijndael". An iterative looping architecture using a single round block is adopted to minimize the hardware required. To achieve high throughput rate, a sub-pipeline stage is added by dividing the round function into two blocks, resulting that the second half of current round function and the first half of next round function are being simultaneously operated. The round block is implemented using 32-bit data path, so each sub-pipeline stage is executed for four clock cycles. The S-box, which is the dominant element of the round block in terms of required hardware resources, is designed using arithmetic circuit computing multiplicative inverse in GF($2^8$) rather than look-up table method, so that encryption and decryption can share the S-boxes. The round keys are generated by on-the-fly key scheduler. The crypto-processor designed in Verilog-HDL and synthesized using 0.25-$\mu\textrm{m}$ CMOS cell library consists of about 23,000 gates. Simulation results show that the critical path delay is about 8-ns and it can operate up to 120-MHz clock Sequency at 2.5-V supply. The designed core was verified using Xilinx FPGA board and test system.