• 한국컴퓨터정보학회논문지
• /
• 제10권5호
• /
• pp.109-114
• /
• 2005

Twofish 암호알고리즘은 AES인 Rijndael 암호알고리즘에 비하여 알고리즘 자체가 간결하며, 구현의 용이성이 좋지만 처리속도가 느린 단점을 가진다. 그러므로 본 논문은 Twofish 암호알고리즘의 속도를 향상시키기 위하여 개선된 MDS 블록을 설계하였다. 기존 MDS 블록은 Twofish 암호시스템의 critical path를 점유하게 되는 블록으로서 처리속도의 병목현상으로 인한 속도저하의 문제점이 존재하였다. MDS 블록에서 연산자로 사용되는 곱셈연산을 감소시키기 위하여 본 논문은 LUT 연산과 modul-2o연산을 사용하여 MDS자체에 대한 속도저하 및 병목현상을 제거하였다 이러한 결과로 새롭게 설계된 MDS블록을 포함하는 Twofish 암호시스템은 기존 Twofish 암호시스템에 비하여 10$\%$정도 처리속도의 향상을 가져옴을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권10호
• /
• pp.35-38
• /
• 2005

본 논문은 Rijndael 암호알고리즘에 비하여 알고리즘 자체가 간결하며 구현의 용이성이 좋지만 처리속도가 느린 단점을 가진 Twofish 암호알고리즘의 속도를 향상시키기 위하여 MDS 블록을 새롭게 설계하였다. 설계된 MDS 블록은 Twofish 암호 시스템의 critical path를 점유하게 되는 블록으로서 처리과정중의 병목현상으로 인한 속도저하의 문제점이 존재하였다. 이러한 MDS 블록에서 연산자로 사용되는 곱셈연산을 LUT 연산과 modulo-2 연산을 사용하여 MDS 자체에 대한 속도저하 및 병목현상을 제거하였다. 이러한 결과로 새롭게 설계된 MDS 블록을 포함하는 Twofish 암호시스템은 기존 Twofish 암호시스템에 비하여 $10\%$정도 처리속도의 향상을 가져옴을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제10권3호
• /
• pp.183-188
• /
• 2005

블록암호알고리즘의 기본 구조인 Feistel 구조는 순차처리 구조이므로 병렬처리가 곤란하다. 그러므로 본 논문은 이러한 순차처리 구조를 변형하여 Feistel 구조가 병렬처리가 가능하도록 하였다. 이를 이용하여 본 논문은 병렬 Feistel 구조를 가지는 DES를 설계하였다. 제안된 병렬 Feistel 구조는 자체의 구조적 문제 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안사이에서 trade-off관계를 가질 수밖에 없었던 DES등과 같은 블록암호알고리즘의 성능을 크게 향상 시킬 수 있었다. 그러므로 Feistel 구조를 적용한 SEED, AES의 Rijndael, Twofish 등에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다.

• 한국컴퓨터정보학회논문지
• /
• 제16권1호
• /
• pp.143-151
• /
• 2011

기존 블록 암호알고리즘은 평문과 키가 독립적이다. 또한 구조적인 특징을 이용하여 암/복호화를 수행한다. 이러한 특징은 해킹의 근거자료로 활용된다. 그러므로 제안된 혼합형 암호알고리즘은 외부환경은 기존과 동일하지만 내부적으로 평문과 키를 종속함수로 만들어 기존 블록암호알고리즘의 특징을 없애고자 하였다. 또한 인증처리에 대한 부하를 줄이기 위하여, 종속특징을 가진 인증 부가기능을 포함시켜 대칭형 암호알고리즘 활용을 증대시키고자 하였다. 제안된 혼합형 암호시스템을 칩 레벨로 구현하여 모의실험을 수행한 결과, 기존 시스템에 비하여 키 길이는 평문보다 작지만, 처리속도는 2배 높은 특징을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.778-784
• /
• 2012

대칭형 블록 암호 시스템은 암호화와 복호화 과정에서 동일한 암호키를 사용한다. HIGHT 암호 알고리즘은 2010년 ISO/IEC에서 국제표준으로 승인된 모바일용 64비트 블록 암호기술이다. 본 논문에서는 HIGHT 블록 암호 알고리즘을 Verilog-HDL을 이용하여 설계하였다. ECB, CBC, OFB 및 CTR과 같은 블록 암호용 4개의 암호 운영모드를 지원하고 있다. 고정된 크기의 연속적인 메시지 블록을 암 복호화할 때, 매 34클럭 사이클마다 64비트 메시지 블록을 처리할 수 있다. Xilinx사의 vertex 칩에서 144MHz의 동작 주파수를 가지며, 최대 처리율은 271Mbps이다. 설계된 암호 프로세서는 PDA, 스마트 카드, 인터넷 뱅킹 및 위성 방송 등과 같은 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제15권9호
• /
• pp.1993-1999
• /
• 2011

한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 블록암호 알고리듬 HIGHT용 저면적/저전력 암호/복호 코어를 설계하였다. HIGHT 알고리듬은 USN, RFID와 같은 유비쿼터스 환경에 적합하도록 개발되었으며, 128 비트 마스터 키를 사용하여 64 비트 평문을 64 비트 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계를 최적화하였다. 0.35-${\mu}m$ CMOS 표준 셀 라이브러리를 이용한 합성결과, HIGHT64 코어는 3,226 게이트로 구현되었으며, 80-MHz@2.5-V로 동작하여 150-Mbps의 성능을 갖는 것으로 평가되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.136-139
• /
• 2000

In this paper, we propose a prime code and a new cryptographic algorithm for encryption and decryption as its application. The characteristics of prime numbers with irregular distribution and uniqueness are used to generate the prime code. Based on the prime code, an encryption algorithm for secret key is presented. Since the algorithm requires simpler operations than existing encryption such as DES, the burden for hardware implementation of the encryption and decryption process is alleviated.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.53-64
• /
• 2002

This paper describes a design of cryptographic processor that implements the AES (Advanced Encryption Standard) block cipher algorithm, "Rijndael". An iterative looping architecture using a single round block is adopted to minimize the hardware required. To achieve high throughput rate, a sub-pipeline stage is added by dividing the round function into two blocks, resulting that the second half of current round function and the first half of next round function are being simultaneously operated. The round block is implemented using 32-bit data path, so each sub-pipeline stage is executed for four clock cycles. The S-box, which is the dominant element of the round block in terms of required hardware resources, is designed using arithmetic circuit computing multiplicative inverse in GF($2^8$) rather than look-up table method, so that encryption and decryption can share the S-boxes. The round keys are generated by on-the-fly key scheduler. The crypto-processor designed in Verilog-HDL and synthesized using 0.25-$\mu\textrm{m}$ CMOS cell library consists of about 23,000 gates. Simulation results show that the critical path delay is about 8-ns and it can operate up to 120-MHz clock Sequency at 2.5-V supply. The designed core was verified using Xilinx FPGA board and test system.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.777-779
• /
• 2014

LEA(Lightweight Encryption Algorithm)는 2012년 국가보안기술연구소(NSRI)에서 개발한 128비트 고속 경량 블록암호 알고리듬이다. LEA는 128/192/256비트 마스터키를 사용하여 128비트 평문을 128비트 암호문으로, 또는 그 역으로 변환한다. 라운드 변환블록의 암호화 연산과 복호화 연산의 하드웨어 자원이 공유되도록 설계하였으며, 또한 키 스케줄러도 암호화와 복호화의 하드웨어 자원이 공유되도록 설계하여 저전력, 저면적 구현을 실현했다. 설계된 LEA 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였다.

• Nuclear Engineering and Technology
• /
• 제55권1호
• /
• pp.25-36
• /
• 2023

Nuclear power plants have recognized the importance of nuclear cybersecurity. Based on regulatory guidelines and security-related standards issued by regulatory agencies around the world including IAEA, NRC, and KINAC, nuclear operating organizations and related systems manufacturing organizations, design companies, and regulatory agencies are considering methods to prepare for nuclear cybersecurity. Cryptographic algorithms have to be developed and applied in order to meet nuclear cybersecurity requirements. This paper presents methodologies for validating cryptographic algorithms that should be continuously applied at the critical control system of I&C in NPPs. Through the proposed schemes, validation programs are developed in the PLC, which is a critical system of a NPP's I&C, and the validation program is verified through simulation results. Since the development of a cryptographic algorithm validation program for critical digital systems of NPPs has not been carried out, the methodologies proposed in this paper could provide guidelines for Cryptographic Module Validation Modeling for Control Systems in NPPs. In particular, among several CMVP, specific testing techniques for ECB mode-based block ciphers are introduced with program codes and validation models.