• 제목/요약/키워드: Bit-based

검색결과 2,995건 처리시간 0.031초

NBLAST: a graphical user interface-based two-way BLAST software with a dot plot viewer

  • Choi, Beom-Soon;Choi, Seon Kang;Kim, Nam-Soo;Choi, Ik-Young
    • Genomics & Informatics
    • /
    • 제20권3호
    • /
    • pp.36.1-36.6
    • /
    • 2022
  • BLAST, a basic bioinformatics tool for searching local sequence similarity, has been one of the most widely used bioinformatics programs since its introduction in 1990. Users generally use the web-based NCBI-BLAST program for BLAST analysis. However, users with large sequence data are often faced with a problem of upload size limitation while using the web-based BLAST program. This proves inconvenient as scientists often want to run BLAST on their own data, such as transcriptome or whole genome sequences. To overcome this issue, we developed NBLAST, a graphical user interface-based BLAST program that employs a two-way system, allowing the use of input sequences either as "query" or "target" in the BLAST analysis. NBLAST is also equipped with a dot plot viewer, thus allowing researchers to create custom database for BLAST and run a dot plot similarity analysis within a single program. It is available to access to the NBLAST with http://nbitglobal.com/nblast.

Bit Decision 윈도우를 이용한 Noncoherent IR-UWB 수신기의 심벌 동기에 관한 연구 (Symbol Synchronization Technique using Bit Decision Window for Non-Coherent IR-UWB Systems)

  • 이순우;박영진;김관호
    • 대한전자공학회논문지TC
    • /
    • 제44권2호
    • /
    • pp.15-21
    • /
    • 2007
  • 본 논문에서는 Impulse-radio-based Ultra Wideband (IR-UWB)를 이용한 에너지 검출 기반의 비동기 수신기에서 저사양의 ADC와 간단한 디지털 회로 만으로 이루어진 심벌 동기 획득(acquisition) 및 심벌 동기 추적(tracking) 방식을 제안한다. 기존의 심벌 동기 방식이 정확한 심벌 동기 '시점을 찾는 것에 초점을 맞추었다면, 제안하는 방식은 심벌 동기 '구간'을 찾아 그 구간 내에서 데이터를 판단함으로써 하드웨어 복잡성을 낮추었고, 전력 소모를 줄였다. 이를 위해 심벌 동기 구간에 해당하는 BDW (Bit Decision Window)를 정의하고 SNR(Signal to Noise Ratio), 하드웨어 자원 및 BDW의 크기와 BER (Bit Error Rate)와의 관계를 분석하였다. 주어진 SNR과 하드웨어 자원으로 BER을 최소화하기 위한 BDW의 크기를 구한다. 제안한 알고리즘은 실제 임펄스 채널 특성을 고려하여 모의실험을 통하여 검증하였다.

분할-커패시터 기반의 차동 디지털-아날로그 변환기를 가진 10-bit 10-MS/s 0.18-㎛ CMOS 비동기 축차근사형 아날로그-디지털 변환기 (A 10-bit 10-MS/s 0.18-㎛ CMOS Asynchronous SAR ADC with split-capacitor based differential DAC)

  • 정연호;장영찬
    • 한국정보통신학회논문지
    • /
    • 제17권2호
    • /
    • pp.414-422
    • /
    • 2013
  • 본 논문은 분할-커패시터 기반의 차동 디지털-아날로그 변환기 (DAC: digital-to-analog converter)를 이용하는 10-bit 10-MS/s 비동기 축차근사형 (SAR: successive approximation register) 아날로그-디지털 변환기 (ADC: analog-to-digital converter)를 제안한다. 샘플링 주파수를 증가시키기 위해 SAR 로직과 비교기는 비동기로 동작을 한다. 또한 높은 해상도를 구현하기 위해 오프셋 보정기법이 적용된 시간-도메인 비교기를 사용한다. 제안하는 10-bit 10-MS/s 비동기 축차근사형 아날로그-디지털 변환기는 0.18-${\mu}m$ CMOS 공정에서 제작되며 면적은 $140{\times}420{\mu}m^2$이다. 1.8 V의 공급전압에서 전력소모는 1.19 mW이다. 101 kHz 아날로그 입력신호에 대해 측정된 SNDR은 49.95 dB이며, DNL과 INL은 각각 +0.57/-0.67, +1.73/-1.58이다.

Improved FGS Coding System Based on Sign-bit Reduction in Embedded Bit-plane Coding

  • Seo, Kwang-Deok;Davies, Robert J.
    • 대한임베디드공학회논문지
    • /
    • 제2권3호
    • /
    • pp.129-137
    • /
    • 2007
  • MPEG-4 FGS is one of scalable video coding schemes specified In ISO/IEC 14496-2 Amendment 2, and particularly standardized as a scheme for providing fine granular quality and temporal scalabilities. In this paper, we propose a sign-bit reduction technique in embedded bit-plane coding to enhance the coding efficiency of MPEG-4 FGS system. The general structure of the FGS system for the proposed scheme is based on the standard MPEG-4 FGS system. The proposed FGS enhancement-layer encoder takes as input the difference between the original DCT coefficient and the decision level of the quantizer instead of the difference between the original DCT coefficient and its reconstruction level. By this approach, the sign information of the enhancement-layer DCT coefficients can be the same as that of the base-layer ones at the same frequency index in DCT domain. Thus, overhead bits required for coding a lot of sign information of the enhancement-layer DCT coefficients in embedded bit-plane coding can be removed from the generated bitstream. It is shown by simulations that the proposed FGS coding system provides better coding performance, compared to the MPEG-4 FGS system in terms of compression efficiency.

  • PDF

가변비트율 MPEG-2 비트열의 합성과 QoS를 고려한 다중화 이득에 관한 연구 (A study on strategical statistical multiplexing of VBR MPEG bit streams and QoS based multiplexing gains)

  • 장승기;서덕영;경문현;박섭형;정재일
    • 한국통신학회논문지
    • /
    • 제21권11호
    • /
    • pp.2836-2849
    • /
    • 1996
  • Over ATM network, variable bit rate(or VBR) traffic is allowed. Control of VBR traffic is allowed. Control of VBR traffic becomes difficult if it is bursty. VBR video traffic becomes so much bursty during intra frame period that much cell loss would occur when satistical multiplexed in ATM swich. To aviod cellloss, extra communication resources should be allocated, which reduces the capability of an ATM channel. In this paper, we propose two methods which enable a channel limited in resources to serve more VBR MPEG video bit streams. Firstly, we could redue the bitrate fluction of a statiscally multiplexed bundle of VBR video bit streams by reducing the number of intra frames overlapped at the same frame period. This method can be used in ATM switch which controls multiple video sources. Secondary, in two layer enoding, statistical multiplexing gains can be icreased by letting peak bit rate durations of both layers not be overlapped. This results in more smooth traffic. The performance of proposed methods are demonstrated by a proposed calculation method of statistical multiplexing gains(or SMGs.) The proposed SMG is based on both delay and cell loss QoS requirements at the same time.

  • PDF

비트패턴을 기반으로 한 고속의 적응적 가변 블록 움직임 예측 알고리즘 (Fast Variable-size Block Matching Algorithm for Motion Estimation Based on Bit-pattern)

  • 신동식;안재형
    • 한국멀티미디어학회논문지
    • /
    • 제3권4호
    • /
    • pp.372-379
    • /
    • 2000
  • 본 논문에서는 비트패턴을 기반으로 한 고속의 적응적 가변 블록 움직임 예측 알고리즘을 제안한다. 제안된 방법은 블록 내의 평균값을 기준으로 8bit 화소값을 0과 1의 비트패턴으로 변환한 후 블록의 움직임 예측을 수행한다. 비트변환을 통한 영상의 단순화는 움직임 추정의 계산적 부담을 감소시켜 빠른 탐색을 가능하게 한다. 그리고 블록 내의 움직임 정도를 미리 판별하여 이를 기반으로 한 적응적 탐색이 불필요한 탐색을 제거하고 움직임이 큰 블록에서는 정합 과정을 심화시켜 보다 빠르고 정확한 움직임 예측을 수행한다. 본 제안된 방식을 가지고 실험한 결과, 한 프레임 당 적은 수의 블록으로 고정된 크기의 블록을 가진 전역 탐색블록 정합 알고리즘(full search block matching algorithm; FS-BMA)보다 예측 에러를 적게 발생시켜 평균 0.5dB 정도의 PSNR 개선을 가져왔다.

  • PDF

도로주행 영상에서의 차량 번호판 검출 (Vehicle License Plate Detection in Road Images)

  • 임광용;변혜란;최영우
    • 정보과학회 논문지
    • /
    • 제43권2호
    • /
    • pp.186-195
    • /
    • 2016
  • 본 논문에서는 도로주행 영상에서의 자동차 번호판 검출방법을 제안한다. 제안하는 방법은 조명변화에 강인한 8bit-MCT 특징과 랜드마크 기반의 Adaboost 알고리즘을 이용하여 번호판 후보 영역을 생성하고, Adaboost의 검출 스코어를 이용하여 번호판의 위치를 확률로 추정하는 현저도 지도를 생성한다. 현저도 지도에서 임계값 이상의 영역을 번호판 후보 영역으로 검출하고, 각 후보 영역에 대하여 지역분산을 이용하여 영역을 보정한 후 SVM과 8bit-MCT의 히스토그램을 특징으로 사용하여 영역을 검증하고 자동차 번호판 영역을 확정한다. 본 논문에서 제안한 방법을 한국과 유럽의 다양한 도로주행 영상에 적용하여 85%의 안정적인 검출 성능을 실험을 통하여 입증하였다.

비트 플레인 정합에 의한 디지털 영상 안정화 (Digital image stabilization based on bit-plane matching)

  • 이성희;전승원;고성제
    • 한국통신학회논문지
    • /
    • 제23권6호
    • /
    • pp.1471-1481
    • /
    • 1998
  • 본 논문에서는 비트 플레인 영생(bit-plane image)에서의 정합을 이용하여 디지털 영상 안정화를 수행하는 새로운 기법을 제안한다. 제안된 기법에서는 기존의 전역 탐색 알고리즘을 하나의 비트 플레인으로부터 추출한 이진 영상에 적용함으로써 움직임 추정에 소요되는 계산량을 줄이면서도 기존 방식들보다 우수한 웅직임 추정 성능을 갖도록 하였다. 더욱이 제안된 기법은 조도 변화를 고려하여 비트 플레인을 선정하는데 있어서 적응 기법을 적용함으로써 견고한 성능을 갖도록 하였다. Brute-force 방식을 기준으로 RMSE(root mean square error)를 이용하여 제안하는 방식과 기존의 방식들을 비교하였고, 실험 결과에서 제안하는 방식이 카메라의 움직임 벡터를 기존 방식들보다 정확하게 검출하고 있음을 확인하였다. 또한 제안하는 방식은 기존 방식들에 비해서 연산량이 작고, 보다 간단한 방식으로 디지털 영상 안정화를 수행하고 있다.

  • PDF

웨이브렛 변환영역에서의 2단계 가변 블록 다해상도 움직임 추정 (Two-stage variable block-size multiresolution motion estiation in the wavelet transform domain)

  • 김성만;이규원;정학진;박규태
    • 한국통신학회논문지
    • /
    • 제22권7호
    • /
    • pp.1487-1504
    • /
    • 1997
  • In this paper, the two-stage variable block-size multiresolution motion algorithm is proposed for an interframe coding scheme in the wavelet decomposition. An optimal bit allocagion between motion vectors and the prediction error in sense of minimizing the total bit rate is obtained by the proposed algorithm. The proposed algorithm consists of two stages for motion estimatation and only the first stage can be separated and run on its own. The first stage of the algorithm introduces a new method to give the lower bit rate of the displaced frame difference as well as a smooth motion field. In the second stage of the algorithm, the technique is introduced to have more accurate motion vectors in detailed areas, and to decrease the number of motion vectors in uniform areas. The algorithm aims at minimizin gthe total bit rate which is sum of the motion vectors and the displaced frame difference. The optimal bit allocation between motion vectors and displaced frame difference is accomplished by reducing the number of motion vectors in uniform areas and it is based on a botom-up construction of a quadtree. An entropy criterion aims at the control of merge operation. Simulation resuls show that the algorithm lends itself to the wavelet based image sequence coding and outperforms the conventional scheme by up to the maximum 0.28 bpp.

  • PDF

공간 및 비트율 계위를 갖는 $2{\times}2$ DCT 기반 순차 영상 전송 ($2{\times}2$ DCT-Based Progressive Image Transmission with Spatial and Bit-rate Scalabilities)

  • 우석훈;원치선
    • 한국통신학회논문지
    • /
    • 제25권6B호
    • /
    • pp.1002-1011
    • /
    • 2000
  • 본 논문에서는 $2{\times}2$ DCT(Discrete Cosine Transform)와 임베디드 제로 트리(Embedded Zero Tree)를 이용한 공간(Spatial) 및 비트율(bit-rate) 계위(scalability)를 갖는 순차 영상 전송 기법을 제안한다. 제안된 방법은 영상의 다해상도 표현을 위해 $2{\times}2$ DCT를 사용하여 고차 웨이브렛 필터에 비해 계산량이 많이 감소하여 실시간 응용에 적합하도록 하였으며, 공간과 비트율 계위를 동시에 가지도록 하여 수신자의 계위 요구에 적응적으로 대응하도록 하였다. 실험 결과 고차 웨이브렛 필터를 이용한 순차 영상 전송과 비교하여 계산량의 상당한 감소에도 불구하고 화질의 차이는 거의 인식할 수 없었다.

  • PDF