• 한국전자파학회논문지
• /
• 제20권4호
• /
• pp.375-380
• /
• 2009

계층적 M진 위상 편이 변조(hierarchical M-ary phase shift keying) 방식은 설정된 위상 파라미터에 따라 각 비트의 오류 성능이 변하기 때문에 각 시스템의 요구에 맞은 위상 파라미터 값을 구할 수 있는 방법을 필요로 한다. 따라서 본 논문에서는 계층적 M-PSK 변조 방식에 대한 BER의 근사적 접근을 통해 원하는 각 비트의 오류 성능에 따라 중요 위상 파라미터를 찾을 수 있는 방법을 제안하고, 이전에 제시된 계층적 M-PSK 변조 방식에 대한 정확한 오류 성능 분석 방법을 통하여 제안한 방법의 정당성을 검증한다.

• 한국통신학회논문지
• /
• 제15권1호
• /
• pp.21-28
• /
• 1990

본 논문에서는 육사이동문선통신의 fast Rayleigh fading 채널에서 GMSK(Gaussian filered Minimum Shift Keying) 2비트 차동검파의 ISI(Intersymbol Interference)가 오류확률에 미치는 영향을 이론적으로 해석하고, 오류확률에 대한 closed form의 표현을 유도 하였다. 수치 결과는 관심의 대상이 되는 예비 변조 Gaussian 저역통과 여파기의 정규화된 대역폭 BT=0.25~0.4에 대하여 페이딩률(fading rate) $f_\rho$T를 매개 변수로 하여 나타내었다. 인접한 첫번째 비트의 ISI만을 고려한 오류확률이 GMSK 2비트 차동검파의 성능을 평가하는데 충분히 정확하다는 것을 확인하였다.

• 한국통신학회논문지
• /
• 제25권3A호
• /
• pp.406-411
• /
• 2000

무선 ATM 시스댐에서 효율적인 데이터 전송을 위해서는 우수한 오류 정정 부호가 필요하다. 본 논문에서는 오류 정정 부호로 RCPSCCC를 사용한 적응 하이브리드 ARQ 기법을 제안한다. 이 RCPSCCC의 부호율은 채널 환경과 데이터 종류에 따라 조절된다. 레일레이와 라이시안 페이딩 채널에서 BER(Bit Error Ratio)과 WER(Word Error Ratio)의 상한계(upper bound)를 outer 부호기 와 inner 부호기 의 유효 자유거리(effective free distances)만을 사용하여 유도한다. RCPSCCC를 적응 하이브리드 ARQ 프로토콜에 적용함으로서 효율적인 데이터 전송을 할 수 있다.

• ETRI Journal
• /
• 제35권1호
• /
• pp.166-169
• /
• 2013

In this letter, we propose a data randomization scheme for endurance and interference mitigation of deeply-scaled multilevel flash memory. We address the relationships between data patterns and the raw bit error rate. An on-chip pseudorandom generator composed of an address-based seed location decoder is developed and evaluated with respect to uniformity. Experiments performed with 2x-nm and 4x-nm NAND flash memory devices illustrate the effectiveness of our scheme. The results show that the error rate is reduced up to 86% compared to that of a conventional cycling scheme. Accordingly, the endurance phenomenon can be mitigated through analysis of interference that causes tech shrinkage.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.1862-1867
• /
• 1999

무선 ATM 시스템에서 효율적인 데이터 전송을 위해서는 우수한 오류 정정 부호가 필요하다. 본 논문에서는 오류 정정 부호로 RCPSCCC를 사용한 적응 하이브리드 ARQ 기법을 제안한다. 이 RCPSCCC의 부호율은 채널 환경과 데이터 종류에 따라 조절된다. 레일레이와 라이시안 페이딩 채널에서 BER(Bit Error Ratio)과 WER(Word Error Ratio)의 상한계(upper bound)를 outer 부호기의 inner 부호기의 유효 자유거리(effective free distances)만을 사용하여 유도한다. RCPSCCC를 적응 하이브리드 ARQ 프로토콜에 적용함으로서 효율적인 데이터 전송을 할 수 있다.

• 정보저장시스템학회논문집
• /
• 제6권1호
• /
• pp.31-36
• /
• 2010

Data storage related with writing and retrieving requires high storage capacity, fast transfer rate and less access time. Today any data storage system cannot satisfy these conditions, however holographic data storage system can perform faster data transfer rate because it is a page oriented memory system using volume hologram in writing and retrieving data. System can be constructed without mechanical actuating part so fast data transfer rate and high storage capacity about 1Tb/cm3 can be realized. In this research, to correct errors of binary data stored in holographic data storage system, a new method for reduction errors is suggested. First, find cluster centers using subtractive clustering algorithm then reduce intensities of pixels around cluster centers. By using this error reduction method following results are obtained ; the effect of Inter Pixel Interference noise in the holographic data storage system is decreased and the intensity profile of data page becomes uniform therefore the better data storage system can be constructed.

• 한국통신학회논문지
• /
• 제21권10호
• /
• pp.2563-2578
• /
• 1996

In this paper, channel error characteristics are investigated to alleviate the channel error propagation problem of the digital TV transmission systems. First, error propagation problems, which are mainly caused by the inter-frame dependancy and variable length coding of the MPEG-2 baseline encoder, are intensively analyzed. Next, existing channel resilient schemes are systematically classified into two kinds of schemes; one for the encoder and the other for the decoder. By comparing the performance and implementation cost, the encoder side schemes, such as error localization, layered coding, error resilience bit stream generation techniques, are described in this paper. Also, in an effort to consider the parcticality of the real transmission situation, an efficient error detection scheme for a decoder system is proposed by employing a priori information of the bit stream syntas, checking the encoding conditions at the encoder stage, and exploiting the statistics of the image itself. Finally, subsequent error concealment technique based on the DCT coefficient recovery algorithm is adopted to evaluate the performance of the proposed error resilience technique. The computer simulation results show that the quality of the received image is significantly improved when the bit error rate is as high as 10$^{-5}$ .

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.164-167
• /
• 2000

This paper introduces the design of high-speed analog-to-digital converter for hard disk drive (HDD) read channel. This is based on autozero technique for low-error rate, and Double Speed Dual ADC(DSDA) technique lot efficiently increasing the conversion speed of A/D converter. This An is designed by 6bit resolution, 800M sample/s maximum conversion rate, 390㎽ power dissipation, one clock cycle latency in 0.65 $\mu\textrm{m}$ CMOS technology.

• ETRI Journal
• /
• 제31권5호
• /
• pp.619-621
• /
• 2009

In this letter, we study the influence of receiver imperfections on bit error rate (BER) degradations in detecting low-density parity-check coded multilevel phase-shift keying signals transmitted over a Rician fading channel. Based on the analytical system model which we previously developed using Monte Carlo simulations, we determine the BER degradations caused by the simultaneous influences of stochastic phase error, quadrature error, in-phase-quadrature mismatch, and the fading severity.

• 전자공학회논문지D
• /
• 제36D2호
• /
• pp.55-61
• /
• 1999

DRAM에서 알파 입자의 입사에 의한 소프트 에러율을 예측하는 시뮬레이터를 개발하였다. 새로운 시뮬레이터는 수집 전하량에 대한 해석적 모델을 사용함으로서 소자 시뮬레이터나 몬테칼로 시뮬레이터를 사용하는 기존의 예측 시뮬레이터에 비하여 계산시간을 크게 감소하였다. DRAM에서 발생하는 소프트 웨어의 모드를 분석한 결과, bit-bar 모드에 의한 소프트 에러율이 가장 큰 것을 알 수 있었으며 256M DRAM의 셀 구조에 대한 소프트 에러율을 시뮬레이션하여 storage 캐패시턴스가 약 5fF의 margin을 갖고있음을 밝혔다.