• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.294-301
• /
• 2013

OFDM 전송방식에서는 여러 개의 부반송파를 사용하여 데이터를 전송한다. 그러므로 송신 비선형 전력증폭기와 반송파 주파수편차에 의한 부반송파 간 간섭으로 인하여 수신기에서 비트 오류율이 증가된다. 무선 다중경로 페이딩 전송채널에서는 여러 개의 OFDM 부반송파 주파수 구간동안 연속적으로 전송이득이 작은 구간이 존재하므로, 전송 시 연집에러가 발생되어, 데이터 재생 시 비트 오류율이 증가 된다. 이러한 연집에러에 의한 비트 오류율의 감소에는 인터리버와 컨볼루션 에러제어코딩이 효과적이다. 한편 파일럿 심볼을 이용하여 전송채널을 추정하는 현 시스템에서는 전송채널 추정에러로 인하여 역시 비트 오류율이 증가된다. 그러므로 본 논문에서는 비선형 전력증폭기, 반송파 주파수편차 및 채널추정에러의 영향을 고려하여, 송신 신호가 다중경로 페이딩 채널을 통하여 전송될 때, 인터리버와 컨볼루션 코딩을 이용하는 OFDM 시스템의 데이터 비트 오류율 성능을 분석한다.

• 한국통신학회논문지
• /
• 제32권5C호
• /
• pp.469-477
• /
• 2007

소스 코딩을 통해 얻어지는 대다수의 멀티미디어 데이터 정보는 여러 등급의 다른 비트에러민감도를 가지고 있다. 그러므로 효율적인 시스템 구현을 위해서는 데이터 고유의 비트에러민감도에 따라 서로 다른 수준의 에러 방지를 제공해야 한다. 이 논문에서는 다중안테나 (multiple-in multiple-out : MIMO) 기반의 OFDM시스템에서 효과적인 멀티미디어 정보를 전송하기 위한 차등 에러 방지 기법(Unequal error protection : UEP)을 제안한다. 차등의 에러 방지를 제공하는 시공간 코딩 기법을 설명하고 그 성능을 평가한다. MIMO 기법과 BICM (Bit-interleaved coded modulations) 기술은 보통 RCPC (Rate compatible punctured convolutional codes) 기법과 연계되어 구동된다. 이때 다중안테나 채널 이퀄라이저와 채널코딩 사이에 터보디코딩 기법을 적용하여 최상의 성능을 얻을 수 있는데 기존의 시스템에서는 동일한 에러방지기법(Equal Error Protection : EEP)을 사용하고 있다. 이 논문에서는 이런 시스템 구조에서 보통 사용되는 동일 에러 방지 기법(EEP)와 비교하여 차등 에러방지 기법(UEP)를 사용함으로써 얻을 수 있는 이득을 사용되는 전송파워와 채널밴드 측면에서 설명한다. 특히 제안된 알고리즘을 둘 또는 세 개의 전송 안테나와 두 개의 수신안테나를 갖는 다중안테나 시스템에 적용하고 8PSK 신호를 이용하여 플랫 페이딩 채널에서 성능을 평가하였다.

• Journal of information and communication convergence engineering
• /
• 제10권1호
• /
• pp.85-90
• /
• 2012

A 40-MS/sec 10-bit pipelined analog to digital converter (ADC) with a 1.2 Vpp differential input signal is proposed. The implemented pipelined ADC consists of eight stages of 1.5 bit/stage, one stage of 2 bit/stage, a digital error correction block, band-gap reference circuit & reference driver, and clock generator. The 1.5 bit/stage consists of a sub-ADC, digital to analog (DAC), and gain stage, and the 2.0 bit/stage consists of only a 2-bit sub-ADC. A bootstrapped switch with a constant resistance is proposed to improve the linearity of the input switch. It reduces the maximum VGS variation of the conventional bootstrapped switch by 67%. The proposed bootstrapped switch is used in the first 1.5 bit/stage instead of a sample-hold amplifier (SHA). This results in the reduction of the hardware and power consumption. It also increases the input bandwidth and dynamic performance. A reference voltage for the ADC is driven by using an on-chip reference driver without an external reference. A digital error correction with a redundancy is also used to compensate for analog noise such as an input offset voltage of a comparator and a gain error of a gain stage. The proposed pipelined ADC is implemented by using a 0.18-${\mu}m$ 1- poly 5-metal CMOS process with a 1.8 V supply. The total area including a power decoupling capacitor and the power consumption are 0.95 $mm^2$ and 51.5 mW, respectively. The signal-to-noise and distortion ratio (SNDR) is 56.15 dB at the Nyquist frequency, resulting in an effective number of bits (ENOB) of 9.03 bits.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.129-136
• /
• 2005

지정된 비트 크기를 갖는 승산기 코어의 Verilog-HDL 모델을 생성하는 가변 정밀도 승산기 생성기 (VPM_Gen; Variable-Precision Multiplier Generator)에 대해 기술한다. 사용자의 필요에 따라 승수와 피승수의 비트 수를 8-비트${\sim}32$-비트 범위에서 1-비트 단위로 선택할 수 있으며, 승산결과는 $8-b{\sim}64-b$ 범위에서 2-비트 단위로 절사할 수 있도록 함으로써 총 3,455 가지 승산기 코어를 생성할 수 있다. 승산결과가 절사되는 경우, 절사되는 부분의 회로를 제거함으로써 게이트 수와 전력소모가 각각 최대 40%와 30% 감소되도록 하였으며, 이를 통해 효율적인 저전력 승산기 코어가 구현되도록 하였다. 또한, 절사 비트 수에 따른 적응 오차보상 방법을 적용함으로써 절사오차가 최소화되도록 하였다. VPM_Gen에 의해 생성되는 승산기 코어는 Xilinx FPGA 보드와 논리분석기를 통하여 그 기능을 검증하였다.

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.912-919
• /
• 1994

본 논문에서는 확대 Hamming 부호를 이용한 새로운 오류제어선로부호를 제안하고 그 성능을 분석한다. 제안된 부호는 최소 Hamming 거리가 4이므로 기본적으로 한개의 오류를 정정할 수 있고 두개의 오류를 검출한 수 있다. 또한 선로부호에 사용되는 여분의 비트를 이용하여 오류검출 능력을 증가시킬 수 있다. 결과적으로 제안된 부호는 Hamming (7.4) 부호를 이용한 기존의 오류정정선로부호에 비해 부호율은 다소 떨어지나 저주파대역에서의 스펙트럼 특성이 더 우수하며 더 적은 복호비트오율을 가진다.

• Journal of Communications and Networks
• /
• 제9권2호
• /
• pp.167-176
• /
• 2007

In multimedia communication systems, efficient transmission system design should incorporate the use of matching unequal error protection (UEP), since source coders exhibit unequal bit error sensitivity. In this paper, we present UEP schemes which exploit differences in bit error protection levels in orthogonal frequency division multiplexing (OFDM) systems over frequency selective fading channels. We introduce an UEP scheme which improves the link performance with multiple transmit and receive antennas. Especially, we propose a new receiver structure based on two stage Maximum Likelihood detection (MLD) schemes which can approach the performance of a full search MLD receiver with much reduced computational complexity. In the performance analysis, we derive a generalized pairwise error probability expression for the proposed UEP schemes. Simulation results show that the proposed schemes achieve a significant performance gain over the conventional equal error protection (EEP) scheme.

• 대한임베디드공학회논문지
• /
• 제16권5호
• /
• pp.233-240
• /
• 2021

We propose a novel, highly accurate approximate multiplier using different types of inexact 4-2 compressors. The importance of low hardware costs leads us to develop approximate multiplication for error-resilient applications. Several rules are developed when selecting a topology for designing the proposed multiplier. Our highly accurate multiplier design considers the different error characteristics of adopted compressors, which achieves a good error distribution, including a low relative error of 0.02% in the 8-bit multiplication. Our analysis shows that the proposed multiplier significantly reduces power consumption and area by 45% and 26%, compared with the exact multiplier. Notably, a trade-off relationship between error characteristics and hardware costs can be achieved when considering those of existing highly accurate approximate multipliers. In the image blending, edge detection and image sharpening applications, the proposed 8-bit approximate multiplier shows better performance in terms of image quality metrics compared with other highly accurate approximate multipliers.

• 한국통신학회논문지
• /
• 제38A권6호
• /
• pp.471-478
• /
• 2013

미래의 고품질 통신 시스템을 위해서는 더욱 강력한 오류제어기법과 메시지 심볼 당 비트수의 증가가 요구되고 있다. 멀티미디어 데이터에서 메시지 비트들은 서로 다른 중요도를 가질 수 있다. 그러므로 이 경우, EEP(equal error protection) 보다는 UEP(unequal error protection)를 사용하는 것이 더 효과적일 수 있다. 그리고 LDPC(low-density parity check) 부호는 Shannon 한계에 근접하는 우수한 성능을 보인다. 따라서 본 논문에서는 고품질 메시지 데이터에 대한 LDPC 부호의 UEP 효과를 분석한다. MSE(mean square error)와 BER(bit error rate)과 심볼당 비트수의 관계를 이론적으로 분석하고 모의실험을 통하여 증명한다. 이를 위하여 전체 메시지비트를 중요도에 따라 두 그룹으로 나눈 후 전체 부호율과 부호어 길이를 고정시키고 각 그룹의 메시지 비트수를 변화시켜가며 모의실험을 통하여 UEP 성능을 나타내었다. 이 결과를 통하여 심볼당 비트수, 전체 메시지비트에서 각 그룹의 비율, 그리고 각 그룹의 보호정도에 따른 LDPC 부호의 UEP 성능을 분석하였다.

• 한국통신학회논문지
• /
• 제39A권4호
• /
• pp.195-205
• /
• 2014

UHDTV(ultra-high definition television)가 초고해상도 방송 서비스를 지향하는 차세대 방송 서비스로 논의되고 있다. 그러나 상용 방송 시스템으로 UHDTV의 요구 전송량을 온전히 충족시킬 수 없으므로, 초 고차 성상을 이용한 전송량 증대관련 연구가 진행되고 있다. 특히, 기존의 시스템 중에서 UHDTV 전송에 가장 적합한 DVB-T2(Digital video broadcasting-2nd generation terrestrial) 시스템에 초 고차 변조를 적용할 경우 오류 정정부호의 부호어와 성상의 Unequal error protection을 적절히 이어주는 비트 매퍼가 필요하다. DVB-T2 시스템의 비트 매퍼는 비트 인터리버와 비트-셀 역다중화기로 나누어져 있으며, 두 가지 블록에 대한 많은 연구가 진행되었다. 그러나 비트 인터리버 설계와 관련된 연구가 부족하여 UHDTV 시스템에 적용될 초 고차 성상의 비트 인터리버 설계 방법론에 대한 정립이 필요하다. 이에 따라 본 논문은 DVB-T2의 비트 인터리버의 설계 방법을 제안하고, 1024-QAM과 4096-QAM의 비트 인터리버를 제안된 설계 방법을 통하여 설계하였다.

• 한국음향학회지
• /
• 제40권4호
• /
• pp.359-369
• /
• 2021

수중통신에서 빠른 채널 특성의 변화에 따른 성능 감소를 보상하기 위해, 동일한 데이터를 여러 개의 주파수 대역으로 전송하는 다중 밴드 기법을 적용한다. 그러나 다중 밴드의 적용 시 특정한 밴드의 성능 열화로 전체 성능이 감소하는 현상이 발생한다. 이를 극복하기 위해 각 밴드의 오류율을 분석하여 성능이 열악한 밴드에 낮은 가중치를 할당할 수 있다. 따라서 본 논문에서는 추정 Bit Error Rate(BER)을 이용한 가중치 설정 방법을 제안한다. 추정 BER을 이용한 가중치 설정 방식은 복호 된 데이터와 복조 후 데이터의 성능 차이를 이용하여 수신된 데이터의 신뢰도를 측정하며, 측정된 값을 이용하여 각 밴드별 가중치를 설정해 복호기로 입력하면 성능이 향상된다. 본 논문에서는 터보 부호화 기법을 적용하였으며 시뮬레이션을 이용하여 최적의 가중치 값을 설정해 해상 실험을 한 결과 추정 BER을 이용한 가중치 설정을 통해 오류를 모두 정정할 수 있었다.