• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제9권8호
• /
• pp.2797-2820
• /
• 2015

In order to accommodate huge number of antennas in a limited antenna size, a large scale antenna array is expected to have a three dimensional (3D) array structure. By using the Active Antenna Systems (AAS), the weights of the antenna elements arranged vertically could be configured adaptively. Then, a degree of freedom (DOF) in the vertical plane is provided for system design. So the three-dimension MIMO (3D MIMO) could be realized to solve the actual implementation problem of the massive MIMO. However, in 3D massive MIMO systems, the pilot contamination problem studied in 2D massive MIMO systems and the inter-cell interference as well as inter-vertical sector interference in 3D MIMO systems with vertical sectorization exist simultaneously, when the number of antenna is not large enough. This paper investigates the interference management towards the above challenges in 3D massive MIMO systems. Here, vertical sectorization based on vertical beamforming is included in the concerned systems. Firstly, a cooperative joint vertical beams adjustment and pilot assignment scheme is developed to improve the channel estimation precision of the uplink with pilots being reused across the vertical sectors. Secondly, a downlink interference coordination scheme by jointly controlling weight vectors and power of vertical beams is proposed, where the estimated channel state information is used in the optimization modelling, and the performance loss induced by pilot contamination could be compensated in some degree. Simulation results show that the proposed joint optimization algorithm with controllable vertical beams' weight vectors outperforms the method combining downtilts adjustment and power allocation.

• 방송공학회논문지
• /
• 제18권6호
• /
• pp.884-894
• /
• 2013

최근 지구 온난화에 따른 이산화탄소 배출량 감소 및 에너지 절약을 위하여 방송통신 기술 역시 에너지를 절약을 위한 연구가 시작되고 있다. 특히 방송통신 시스템의 전체 소비 에너지는 기지국에서 87.5%이상 차지하고 있지만 물리계층에서 에너지 효율성에 관한 연구는 전송용량을 총 전력 단일 상수로 나누어 분석하기 때문에 실제적인 에너지 특성을 분석하는데 문제점이 많다. 본 논문은 이와 같은 문제점을 해결하기 위하여 실제 증폭기에 사용되는 트랜지스터의 특성과 신호 모델에 관하여 간략히 소개한다. 이는 에너지 효율적인 방송통신 시스템을 설계하는데 이용 가능한 비선형 증폭기의 신호모델 그리고 증폭기의 특성을 고려한 기지국의 총 전력 사용량까지 포함하여 효율적인 에너지 효율을 계산하는 데 중요한 이해를 제시한다.

• 융합신호처리학회논문지
• /
• 제6권4호
• /
• pp.206-211
• /
• 2005

본 논문에서는 블루투스 기저대역에 적용하기 위한 상관기와 액세스 코드 생성모듈의 설계에 대해 다룬다. 상관기와 액세스 코드 생성 모듈은 블루투스 유닛 사이의 연결설정과 패킷판별, 클록 동기화를 수행한다. 상관기 모듈은 1Mb/s 전송속도를 가지는 입력신호에 대해 슬라이딩 윈도우 상관을 취하여 유용한 패킷판별과 클록 동기화를 행하며, 그 구성은 Wallace tree 구조의 CSA(Carry Save Adder)와 임계 값 판별기로 구성된다. 액세스 코드 생성모듈은 블루투스 표준안에서 제시한 4단계의 생성과정에 따라 설계하였으며 BCH(Bose-Chadhuri-Hocquenghem)순회 부호기(cyclic code)와 제어장치로 구성된다. 의사 랜덤 시퀀스는 동기화 문제를 해결하기 위해 임의의 저장장치에 저장된 형태로 사용하였다. 본 논문에서 제시한 상관기와 액세스 코드 생성모듈은 하드웨어 묘사언어인 VHDL로 설계되었으며 시뮬레이션 및 테스트를 위해 Xilinx FPGA를 사용하여 검증하였다. 설계된 회로의 합성결과는 치대 4.689ns의 임계지연과 최대 7-bit까지의 상관허용 오차를 보여준다.

• 한국통신학회논문지
• /
• 제24권10A호
• /
• pp.1571-1578
• /
• 1999

본 논문은 Direct Sequence Code Division Multiple Access (DS-CDMA) Wireless Local Loop (WLL) 시스템의 Radio Transceiver Unit (RTU)를 위한 변조기 채널 카드와 변조기 VLSI 칩의 설계 및 구현에 대해서 서술했다. 변조기 채널 카드는 ASIC, FPGA 그리고 DSP를 이용하여 구현하였다. 구현된 변조기 ASIC칩은 ETRI가 제안한 Common Air Interface (CAI) 규격을 따랐고, 동작주파수는 32MHz, 회로의 크기는 40,000 게이트이다. 그리고 $0.6\mu\textrm{m}$ CMOS 공정으로 제작되었다. 본 변조기 ASIC 칩은 4개의 I,Q 채널을 처리할 수 있는 구조로 되어 있고 각 채널은 콘벌루션널 코딩, 블록 인터리빙, 스크램블링, 왈쉬 카버링, Pseudo Noise (PN) 확산 그리고 기저대역 필터링 기능 등을 포함한다. 변조기 채널 카드는 WLL 시스템 내 RTU의 서브 유니트의 하나이며 구현된 변조기 ASIC 및 채널 카드는 실제 WLL 시스템에 실장되어 그 성능 및 기능 요구사항을 만족함을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1172-1176
• /
• 2008

본 논문에서는 상용 DSP를 기반으로 하여 SDR용 스마트 안테나 시스템의 듀얼 모드 채널 카드를 구현하였다. SDR(Software Define Radio) 기술은 공통된 하드웨어 플랫폼에 소프트웨어를 다운로드하여 사용자가 원하는 모드로 재구성이 가능하게 하는 기술이다. 채널 카드는 고속 데이터 전송을 위한 차세대 이동통신 방식인 WiBro(Wireless Broadband)와 HSDPA(High Speed Downlink Packet Access) 통신 모드를 지원하며, 스마트 안테나 기술이 적용된 듀얼 모드 기지국 시스템의 핵심인 모뎀 카드로 사용된다. 본 논문에서는 WiBro 시스템과 HSDPA 시스템으로 구현된 채널 카드의 구조를 설명하고, 구현된 채널 카드의 성능 검증을 위해 상용 통신 규격인 WiBro와 HSDPA시스템에서의 성능을 알아본다.

• 디지털콘텐츠학회 논문지
• /
• 제7권3호
• /
• pp.147-151
• /
• 2006

최근 900MHz 대역의 RFID 시스템 규격인 ISO/IEC 18000-6의 국제 표준이 발표되었고, 여기에 새롭게 Type C가 추가 되었다. Type C는 EPC Global의 단체 표준으로서 월마트 등 민간 업체를 중심으로 공동의 규칙을 만들어 이를 ISO에서 수용하게 되었다. 최근에는 900MHz 대역에서의 물품 인식에서 가장 큰 문제가 되었던 금속과 액체 물질 인식에서도 큰 진전을 이루어 완벽한 상용화를 눈앞에 두고 있다. 이 대역에서의 RFID 시스템은 미국의 월마트, 영국의 테스코 그룹, 독일의 메트로 그룹 둥 대형 유통 회사뿐만 아니라 미국 국방성 등에서도 물류 관리에 관심을 가지고 있는 매우 시장성이 높은 시스템이다. 이와 같이 RFID 시스템 중에서도 가장 큰 관심을 받고 있는 900MHz 대역의 규격인 ISO/IEC 18000-6에서는 기존의 형식 A, B를 포함하여 모두 세 종류의 형식이 존재하며, 본 논문에서는 형식 C에 대한 규격을 분석하고, 이의 기능 블럭을 VHDL로 구현하였다. 임의의 데이터 프레임을 구현하고 임의의 데이터를 가정한 후에 데이터 변조 방식으로서 사용되는 Miller 부호와 FM0 변조 방식 둥을 구현하고, 이를 송수신함으로써 변복조가 정확히 구현되었음을 확인하였다.

• 융합신호처리학회논문지
• /
• 제5권4호
• /
• pp.333-337
• /
• 2004

본 논문은 IEEE 802.11a 무선 LAN 규격을 OFDM을 적용한 5GHz 기저 대역의 송 수신부 모뎀을 설계하고 FPGA로 실현하였다. 고속 데이터 전송시 발생하는 심벌간 간섭(ISI)을 제거하기 위하여 Normalized LMS 알고리듬을 적용한 단일탬 등화기를 사용하여 제거하였고, 또한 반송파 주파수 옵셋 알고리듬을 이용하여 채널간 간섭(ICI)을 제거하였다. 송ㆍ수신기간의 전송은 에러없이 정확히 전송되어짐을 시뮬레이션을 통하여 입증하였으며, 또한 타이밍 시뮬레이션 결과 최대 동작주파수는 20.3MHz로 IEEE 802.11a 무선 LAN 방식의 동작속도를 만족하였다. 그리고 설계시 DSP와 EMB(Embedded Memory Block)블록을 사용하여 레지스터의 수를 상당히 줄일 수 있었다. 모뎀 설계는 VHDL를 이용하여 설계하고 Altera사의 Stratix EPIS25FC672 FPGA Chip을 사용하여 구현하였다.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.11-20
• /
• 1998

고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

• 대한전자공학회논문지TC
• /
• 제42권9호
• /
• pp.1-10
• /
• 2005

본 논문에서는 디지털 방식으로 온도에 의한 왜곡을 보상할 수 있는 사전왜곡제거기 알고리듬을 제안하였다. 사전왜곡제거 알고리듬은 입력레벨에 따른 시스템 비선형 왜곡뿐만 아니라 온도에 따른 왜곡의 보상성분을 산출하여 베이스밴드 영역의 디지털 신호를 사전 왜곡함으로써 발생하는 왜곡을 상쇄시키는 알고리듬이다. 이와 같은 알고리듬의 우수성을 증명하기 위해 Saleh의 고출력 증폭기 모델에 적용하여 컴퓨터 모의실험을 한 결과, 기존의 A&P PD 방식보다 P1dB는 약 0.5dBm 증가하였고, 위상천이는 약 $0.8^{o}$ 감소하였으며, 온도보상 기법을 적용한 사전왜곡제거기 로 증폭기의 PldB를 약 2dBm 개선하였고, 위상천이는 약$0.1^{o}$ 이하로 안정시켰다. 또한 이 증폭기에 UMTS 신호 샘플을 인가 시 온도보상 기법을 적용한 사전왜곡 제거기의 IMD3가 온도보상 기법을 적용하지 않은 경우보다 10dBm 감소하였으며, 왜곡제거기가 없는 신호보다 19dBm 감소시킴으로써 우수한 선형성을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.229-237
• /
• 2011

In this paper, a 60 GHz LTCC SiP with low-power CMOS OOK modulator and demodulator is presented. The 60 GHz modulator is designed in a 90-nm CMOS process. The modulator uses a current reuse technique and only consumes 14.4-mW of DC power in the on-state. The measured data rate is up to 2 Gb/s. The 60 GHz OOK demodulator is designed in a 130nm CMOS process. The demodulator consists of a gain boosting detector and a baseband amplifier, and it recovers up to 5 Gb/s while consuming low DC power of 14.7 mW. The fabricated 60 GHz modulator and demodulator are fully integrated in an LTCC SiP with 1 by 2 patch antenna. With the LTCC SiP, 648 Mb/s wireless video transmission was successfully demonstrated at wireless distance of 20-cm.