• 한국전자파학회논문지
• /
• 제23권2호
• /
• pp.262-265
• /
• 2012

본 논문에서는 Ka-대역에서 도파관 기반으로 동작하는 2 W급 소형 전력 모듈과 35 GHz에서 25 dB 이상의 높은 격리도 특성을 가지는 4:1 도파관 전력합성기를 이용하여 8 W 전력 모듈을 제작하고 평가하였다. 도파관-마이크로스트립 변환 구조를 사용하여 4개의 소형 전력 모듈을 제작하였으며, 32.5~33.3 dBm의 출력 전력과 26.9~28.7 dB의 전력 이득 특성을 얻었다. 제작된 4개의 소형 전력 모듈은 저항성 격막을 삽입하여 제작한 4:1 도파관 전력합성기로 결합되었고, 중심 주파수 35 GHz, 6 V 드레인 전압 조건에서 39.0 dBm(8 W)의 출력 전력과 26.4 dB의 전력 이득 특성을 보였으며, 6.5 V 드레인 전압에서는 39.6 dBm(9.1 W)의 출력 전력과 26.7 dB의 전력 이득 특성을 보였다.

• 한국전자파학회논문지
• /
• 제23권9호
• /
• pp.1079-1086
• /
• 2012

본 논문에서는 반도체형 전력 증폭기의 바이어스를 개선하기 위하여 순차 제어 회로와 펄스 폭 가변 회로를 적용한 X-대역 60 W 고효율 전력 증폭 모듈을 설계하였다. 순차 제어 회로는 전력 증폭 모듈을 구성하는 각 증폭단의 GaAs FET의 드레인 전원을 순차적으로 스위칭하도록 회로를 구성하였다. 드레인 바이어스 전원의 펄스 폭을 RF 입력 신호의 펄스 폭보다 넓게 하여 전력 증폭 모듈의 입력 신호가 있을 때만 스위칭 회로를 순차적으로 구동시킴으로써 전력 증폭 모듈의 열화에 따른 출력 신호의 왜곡과 효율을 향상시킬 수 있다. 60 W 전력 증폭 모듈은 고출력 GaAs FET를 이용하여 전치 증폭단, 구동 증폭단과 주전력 증폭단으로 구성하였으며, 주전력 증폭단은 전력결합기를 이용한 평형증폭기 구조로 구현하였다. 설계된 전력 증폭 모듈은 9.2~9.6 GHz에서 듀티사이클 10 %로 동작시켰을 때 50 dB의 전력 이득, 펄스 주기 1 msec, 펄스 폭 100 us, 출력 전력 60 W에서 동작함에 따라 펄스-SSPA 형태로 반도체 펄스 압축 레이더 등에 적용할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.11-20
• /
• 2008

The structure of 2-bit/cell flash memory device was characterized for sub-50 nm non-volatile memory (NVM) technology. The memory cell has spacer-type storage nodes on both sidewalls in a recessed channel region, and is erased (or programmed) by using band-to-band tunneling hot-hole injection (or channel hot-electron injection). It was shown that counter channel doping near the bottom of the recessed channel is very important and can improve the $V_{th}$ margin for 2-bit/cell operation by ${\sim}2.5$ times. By controlling doping profiles of the channel doping and the counter channel doping in the recessed channel region, we could obtain the $V_{th}$ margin more than ${\sim}1.5V$. For a bit-programmed cell, reasonable bit-erasing characteristics were shown with the bias and stress pulse time condition for 2-bit/cell operation. The length effect of the spacer-type storage node is also characterized. Device which has the charge storage length of 40 nm shown better ${\Delta}V_{th}$ and $V_{th}$ margin for 2-bit/cell than those of the device with the length of 84 nm at a fixed recess depth of 100 nm. It was shown that peak of trapped charge density was observed near ${\sim}10nm$ below the source/drain junction.

• 센서학회지
• /
• 제29권4호
• /
• pp.275-278
• /
• 2020

In this study, we evaluated the temperature-dependent characteristics of homojunction InGaAs vertical Fin-shaped Tunnel Field-Effect Transistors (Fin TFETs), which were fabricated using a novel nano-fin patterning technique in which the Au electroplating and the high-temperature InGaAs dry-etching processes were combined. The fabricated homojunction InGaAs vertical Fin TFETs, with a fin width and gate length of 60 nm and 100 nm, respectively, exhibited excellent device characteristics, such as a minimum subthreshold swing of 80 mV/decade for drain voltage (V_DS) = 0.3 V at 300 K. We also analyzed the temperature-dependent characteristics of the fabricated TFETs and confirmed that the on-state characteristics were insensitive to temperature variations. From 77 K to 300 K, the subthreshold swing at gate voltage (V_GS) = threshold voltage (V_T), and it was constant at 115 mV/decade, thereby indicating that the conduction mechanism through band-to-band tunneling influenced the on-state characteristics of the devices.

• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.549-554
• /
• 2003

본 논문에서 단거리전용통신을 위한 차량탑재장치내의 수신단 전반부의 구성부품인 5.8GHz대역 LNA를 MMIC로 설계 및 구현하였다. 설계된 LNA는 두개의 능동소자와 매칭회로, 두개의 드레인 바이어스 회로로 구성되며, 3V의 단일공급전압에서 18mA의 소비전류로 동작한다. 중심주파수 5.8GHz에서 이득 13.4dB, NF 1.94dB, Input IP3-3dBm, S/sub 11/ - l8dB, S/sub 22/ - 13.3dB의 특성을 나타내며, 제작된 회로의 실제 크기는 1.2×0.7㎟ 이다.

• 한국전자파학회논문지
• /
• 제21권10호
• /
• pp.1169-1176
• /
• 2010

본 논문에서는 L1/L2 이중-밴드 GPS(Global Positioning System) 수신기용 RF 전단부를 설계하였다. 수신기는 Low IF 구조이며, 인덕터를 사용하지 않는 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)와 이미지 제거를 위하여 다상 여과기(poly-phase filter)를 포함하는 quadrature 하향 변환 주파수 혼합기(quadrature down-conversion mixer) 및 전류 모드 논리(Current Mode Logic: CML) 주파수 분배기로 구성되어 있다. 저잡음 증폭기와 이미지 제거 주파수 혼합기는 높은 이득과 헤드룸 문제를 해결하기 위하여 전류 블리딩 기술을 이용하였으며, 광대역 입력 정합을 구현하기 위하여 공통 드레인 피드백을 이용하였다. $0.18{\mu}m$ CMOS 공정을 이용해 제작된 RF 전단부는 L1 밴드에서 38 dB 그리고 L2 밴드에서 41 dB의 이득을 보이며, IIP3는 L1 밴드에서 -29 dBm, L2 밴드에서는 -33 dBm이다. 입력 정합은 50 MHz에서 3 GHz까지 -10 dB 이하를 만족하며, 잡음 지수(Noise Figure: NF)는 L1 밴드에서는 3.81dB, L2 밴드에서는 3.71 dB를 보인다. 이미지 주파수 제거율은 36.5 dB이다. 설계된 RF 전단부의 칩 사이즈는 $1.2{\times}1.35mm^2$이다.

• 한국전기전자재료학회논문지
• /
• 제33권2호
• /
• pp.99-104
• /
• 2020

In this study, we fabricated a metamorphic high-electron-mobility transistor (mHEMT) device with a T-type gate structure for the implementation of W-band monolithic microwave integrated circuits (MMICs) and investigated its characteristics. To fabricate the mHEMT device, a recess process for etching of its Schottky layer was applied before gate metal deposition, and an e-beam lithography using a triple photoresist film for the T-gate structure was employed. We measured DC and RF characteristics of the fabricated device to verify the characteristics that can be used in W-band MMIC design. The mHEMT device exhibited DC characteristics such as a drain current density of 747 mA/mm, maximum transconductance of 1.354 S/mm, and pinch-off voltage of -0.42 V. Concerning the frequency characteristics, the device showed a cutoff frequency of 215 GHz and maximum oscillation frequency of 260 GHz, which provide sufficient performance for W-band MMIC design and fabrication. In addition, active and passive modeling was performed and its accuracy was evaluated by comparing the measured results. The developed mHEMT and device models could be used for the fabrication of W-band MMICs.

• 한국전자파학회논문지
• /
• 제27권1호
• /
• pp.92-95
• /
• 2016

본 논문에서는 UHF 대역인 900 MHz에서 열음향 영상(thermoacoustic imaging, TAI) 응용을 위한 1 kW급 반도체 펄스 전력 증폭기를 설계 및 제작하였다. 반도체 펄스 전력 증폭기는 단펄스(short pulse) 동작을 위하여 펄스 폭 $80{\mu}s$, 듀티사이클 1 %, 900 MHz의 캐리어 주파수 조건에서 설계되었다. 전체 전력 증폭기는 16개의 단일 전력 증폭기를 윌킨슨 전력 분배기를 통해 결합하여 제작되었고, 사용된 능동 소자는 Freescale사의 MRFE6P9220HR3 LDMOSFET이 사용되었다. 제작된 전력 증폭기는 입력 전력이 -16 dBm일 때 중심주파수에서 60.2 dBm의 출력 전력과 76.2 dB의 전력 이득, 그리고 25 %의 드레인 효율 특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제30권1호
• /
• pp.8-11
• /
• 2019

본 논문에서는 Wolfspeed사(社)의 CGHV1J070D GaN HEMT를 사용하여 Ku-대역에서 동작하는 50 W급 내부 정합 전력증폭기를 설계하고 제작하였다. 전력 트랜지스터를 구성하는 단위 트랜지스터 셀의 출력 신호 간 크기와 위상을 맞추기 위해 슬릿과 비대칭 T-junction을 입출력 정합회로에 사용하였다. 비유전율이 40과 9.8인 두 종류의 박막 기판을 사용하여 제작된 내부 정합 전력증폭기는 펄스 주기 $330{\mu}s$, 듀티 6 %의 펄스 모드 조건에서 전력 성능이 측정되었으며, 16.2~16.8 GHz에서 50~73 W의 포화 출력 전력과 35.4~46.4 %의 드레인 효율, 4.5~6.5 dB의 전력 이득을 보였다.

• 전자공학회논문지A
• /
• 제33A권6호
• /
• pp.52-61
• /
• 1996

In this paper, harmonic-tuning method to achieve the maximum efficiency is proposed. Harmonic tuning method is applied to the optimum load impedance of a class B amplifier, which is extracted by using the modified cripps method. High efficiency power amplifier utilizing GaAs MESFET is designed and fabricated in the 835MHz band. The performance of th eamplifier is presented by having output power of 30.8dBm, drain efficiency of 80.5% and power added efficiency of 66% with an associated power gain of 7.4dB.