• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 영호남학술대회 논문집
• /
• pp.171-174
• /
• 2000

We have investigated the CMP slurry properties of silicate oxide thin films surface on CMP cleaning process. The metallic contaminations by CMP slurry were evaluated in four different oxide films, such as plasma enhanced tetra-ethyl-ortho-silicate glass(PE-TEOS), $O_3$ boro-phospho silicate giass( $O_3$-BPSG), PE-BPSG, and phospho-silicate glass(PSG). All films were polished with KOH-based slurry prior to entering the post-CMP cleaner. The Total X-Ray Fluorescence(TXRF) measurements showed that all oxide surfaces are heavily contaminated by potassium and calcium during polishing, which is due to a CMP slurry. The polished $O_3$-BPSG films presented higher potassium and calcium contaminations compared to PE-TEOS because of a mobile ions gettering ability of phosphorus. For PSG oxides, the slurry induced mobile ion contamination increased with an increase of phosphorus contents.

• Transactions on Electrical and Electronic Materials
• /
• 제3권1호
• /
• pp.4-8
• /
• 2002

The typical mold method for FED (field emission display) fabrication is used to form a gate electrode, a gate oxide layer, and emitter tip after fabrication of a mold shape using wet-etching of Si substrate. However, in this study, new mold method using a side wall space structure was developed to make sharp emitter tips with the gate electrode. In new method, gate oxide layer and gate electrode layer were deposited on a Si wafer by LPCVD (low pressure chemical vapor deposition), and then BPSG (Boro phosphor silicate glass) thin film was deposited. After then, the BPSG thin film was flowed into the mold at high temperature in order to form a sharp mold structure. TiN was deposited as an emitter tip on it. The unfinished device was bonded to a glass substrate by anodic bonding techniques. The Si wafer was etched from backside by KOH-deionized water solution. Finally, the sharp field emitter array with gate electrode on the glass substrate was formed.

• 한국세라믹학회:학술대회논문집
• /
• 한국세라믹학회 2004년도 춘계총회 및 연구발표회 초록집
• /
• pp.34.2-34.2
• /
• 2004

• 한국세라믹학회지
• /
• 제35권4호
• /
• pp.364-370
• /
• 1998

광집적회로용 평면도파로를 구현하기 위한 $B_2O_3-P_2O_5-SiO_2$ 실리카 광도파막을 실리콘 기판위에 FDH(Flame Hydrolysis Depositon)법으로 제조하여 미립자의 미세구조, 실리카막의 굴절률과 조성을 고찰하였다. FHD법에서 도펀트(dopant)물질로, $B_1\;P_1\;Ge$ 등의 산화물이 사용되며, $B_1$ Ge 산화물의 경우 $SiO_2$와의 결합특성이 우수하여 비교적 도핑(doping)이 용이하지만 P의 경우 $P_2O_5$의 낮은 융점에 의한 증발 등으로 효과적인 도핑이 어렵다. 수직형 FHD 토치를 사용하고 화염온도, 기판온도, 토치와 기판간의 거리를 최적화하여 P 농도가 3.3 Wt%이상이고 고밀화 온도가 $1180^{\circ}C$ 이하인 양질의 실리카막을 얻었다. 실리카막의 굴절률은 $1.55\;\mu\textrm{m}$ 파장에서 $1.4480{\pm}1{\times}10^{-1}$로 측정되었으며, $22{\pm}1\;\mu\textrm{m}$의 두께를 보였다.

• 한국진공학회지
• /
• 제6권4호
• /
• pp.326-336
• /
• 1997

트랜지스터의 소오스/드레인 접합 특성에 가장 큰 영향을 미치는 인자는 이온 주입 시 발생한 실리콘 내에 발생한 결합이라는 사실에 착안하여, 기존 소오스/드레인 접합 형성 공정과 다른 새로운 방식을 도입하여 이온 주입에 의해 생긴 결함의 제어를 통해 고품질 초 저접합 $p^+$-n접합을 형성하였다. 기존의 $p^+$소오스/드레인 접합 형성 공정은 $^{49}BF_2^+$ 이온 주입 후 층간 절연막들인 TEOS(Tetra-Ethyl-Ortho-Silicate)막과 BPSG(Boro-Phospho-Silicate-Glass)막을 증착 후 BPSG막 평탄화를 위한 furnace annealing 공정으로 진행된다. 본 연구에서는 이러한 기존 공정과는 달리 층간 절연막 증착 전 저온 RTA첨가 방법, $^{49}BF_2^+$와 $^{11}B^+$ 을 혼합하여 이온 주입하는 방법, 그리고 이온 주입 후 잔류 산화막을 제거하고 MTO(Medium temperature CVD oxide)를 증착하는 방법을 제시하 였으며, 각각의 방법은 모두 이온 주입에 의한 실리콘 내 결합 농도를 줄여 기존의 방법보 다 더 우수한 양질의 초 저접합을 형성할 수 있었다.

• 한국광학회지
• /
• 제16권4호
• /
• pp.340-344
• /
• 2005

화염가수분해 증착법(FHD : Flame Hydrolysis Deposition)으로 제작된 Ge이 첨가된 BPSG(Boro-Phospho-Silicate-Glass)막의 표면을 절단톱(dicing saw)을 이용하여 일정한 깊이로 절단함으로써 각 단위 마이크로렌즈 셀들을 형성시켰다. 또한 절단된 각 단위 마이크로렌즈 셀들을 가열용융(thermal reflow) 방법을 이용하여 $1200^{\circ}C$에서 가열용응시킴으로써 직경이 $53.4{\mu}m$인 마이크로렌즈 어레이를 제작할수 있었다. 이 때 렌즈간 간격은 $70{\mu}m,$ 렌즈 두께는 약 $28.4{\mu}m$이었다. 제작된 마이크로렌즈 어레이의 형상을 이미지-프로세스로 분석하였으며. 초점거리는 $62.2{\mu}m$이었다. 본 제작방법은 일반적인 사진식각 공정을 이용한 마이크로렌즈 제작보다 간단하면서도 저렴한 비용으로 제작이 가능하다. 또한 곡률반경의 조절이 용이하고, 보다 정밀하며 다양한 마이크로렌즈 어레이를 구현할 수 있다.

• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.16-22
• /
• 2002

본 논문에서는 선비정질화 이온주입과 BPSG(boro-phosphosilicate glass)를 위한 FA(furnace anneal) 공정이 적용된 양질의 p/sup +/-n 박막 접합을 형성하는 공정 조건을 제시하였다. 단결정 실리콘 기판을 As과 Ge 이온으로 45keV와 3×10/sup 14/cm/sup -2/로 주입하여 선비정질화 하였으며, p형 이온으로는 BF₂ 이온을 20keV, 2×10/sup 15/cm/sup -2/로 주입하였다. 고온 열처리는 furnace와 급속 열처기로 수행하였으며, 급속 열처리 온도는 950∼1050℃이며 FA는 BPSG 공정을 위해 850℃/4O분간 수행하였다. 박막 접합의 특성을 고려하기 위해 접합깊이, 면저항 및 다이오드 누설 전류를 측정 ·분석하였다. Ge 이온으로 선비정질화 하였을 경우 As 이온보다 대부분의 접합 특성에서 우수한 결과를 나타내었다. Ge으로 선비정질화하고 1000℃의 RTA를 수행한 경우에 가장 양호한 특성을 나타내었으며, FA를 포함한 경우에는 RTA 1050℃+FA의 열처리 조건에서 Ge 이온으로 선비정질화 했을 때 면저항과 접합깊이의 곱 및 누설 전류에서 양호한 특성을 나타내었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2004년도 춘계학술발표대회 및 제6회 신소재 심포지엄
• /
• pp.55-55
• /
• 2004

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 추계학술발표대회
• /
• pp.23-23
• /
• 2011

Chemical-Mechanical Planarization (CMP) 공정이란 화학적 반응 및 기계적인 힘이 복합적으로 작용하여 표면을 평탄화하는 공정이다. 이러한 CMP 공정은 반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위하여 도입되었으며 반도체 제조를 위한 필수공정으로 그 중요성이 강조되고 있다. 특히 최근에는 Inter-Level Dielectric (ILD)의 형성과 Shallow Trench Isolation (STI) 공정에서실리콘 산화막을 평탄화하기 위한 CMP 공정에 대해 연구가 활발히 이루어지고 있다. 그러나 CMP 공정 후 scratch, pitting corrosion, contamination 등의 Defect가 발생하는 문제점이 존재한다. 이 중에서도 scratch는 기계적, 열적 스트레스에 의해 생성된 패드의 잔해, 슬러리의 잔유물, 응집된 입자 등에 의해 표면에 형성된다. 반도체 공정에서는 다양한 종류의 실리콘 산화막이 사용되고 gks이러한 실리콘 산화막들은 종류에 따라 경도가 다르다. 따라서 실리콘 산화막의 경도에 따른 CMP 공정 및 이로 인한 Scratch 발생에 관한 연구가 필요하다고 할 수 있다. 본 연구에서는 scratch 형성의 거동을 알아보기 위하여 boronphoshposilicate glass (BPSG), plasma enhanced chemical vapor deposition (PECVD) tetraethylorthosilicate (TEOS), high density plasma (HDP) oxide의 3가지 실리콘 산화막의 기계적 성질 및 이에 따른 CMP 공정에 대한 평가를 실시하였다. CMP 공정 후 효율적인 scratch 평가를 위해 브러시를 이용하여 1차 세정을 실시하였으며 습식세정방법(SC-1, DHF)으로 마무리 하였다. Scratch 개수는 Particle counter (Surfscan6200, KLA Tencor, USA)로 측정하였고, 광학현미경을 이용하여 형태를 관찰하였다. Scratch 평가를 위한 CMP 공정은 실험에 사용된 3가지 종류의 실리콘 산화막들의 경도가 서로 다르기 때문에 동등한 실험조건 설정을 위해 동일한 연마량이 관찰되는 조건에서 실시하였다. 실험결과 scratch 종류는 그 형태에 따라 chatter/line/rolling type의 3가지로 분류되었다 BPSG가 다른 종류의 실리콘 산화막에 비해 많은 수에 scratch가 관찰되었으며 line type이 많은 비율을 차지한다는 것을 확인하였다. 또한 CMP 공정에서 압력이 증가함에 따라 chatter type scratch의 길이는 짧아지고 폭이 넓어지는 것을 확인하였다. 본 연구를 통해 실리콘 산화막의 경도에 따른 scratch 형성 원리를 파악하였다.

• 한국진공학회지
• /
• 제22권4호
• /
• pp.175-180
• /
• 2013

본 연구에서는 반도체 소자 생산 공정 중 발생하는 오염입자에 의해 실시간 오염입자 측정장치인 In-Situ Particle Monitor(ISPM)의 광학창의 오염을 방지하기 위한 모듈 개발에 관한 연구이다. 개발한 광학창 오염방지 모듈은 실시간으로 측정하는 ISPM 내 광학창 표면에 오염입자가 흡착되는 것을 방지하기 위한 장치로 적합한 초음파 모듈 개발이 성공적 연구의 핵심내용이다. 또한 그 효과를 극대화하기 위한 구조적인 최적화도 필요하지만 초음파 힘의 표면 전달효율 향상 기술도 개발이 필요한 핵심 기술이다. 개발된 광학창 오염방지 모듈이 장착된 ISPM은 양산용 증착공정 장비(BPSG 증착장비) 배기구에 설치되었으며, 공정조건 별 오염방지 모듈의 성능과 더불어 ISPM 측정 효율도 함께 검증하였다.