• 제목/요약/키워드: BIT(Built-In-Test)

검색결과 49건 처리시간 0.029초

고장위치 검출 가능한 BIST용 패턴 발생 회로의 설계 (Design of Fault Position Detectable Pattern Generator for Built-In Self Test)

  • 김대익;정진태;이창기;전병실
    • 한국통신학회논문지
    • /
    • 제18권10호
    • /
    • pp.1537-1545
    • /
    • 1993
  • 본 논문에서는 RAM의 Built-In Self Test(BIST)를 수행하기 위하여 제안되었던 Column Weight Sensitive Fault(CWSF) 테스트 알고리즘과 비트라인 디코더 고장 테스터 알고리즘에 적합한 패턴발생회로와 고장위치 검출기를 설계하였다. 패턴발생 회로는 어드레스 발생부와 데이터 발생부로 구성되었다. 또한 어드레스 발생부는 실효 어드레스를 위한 행 어드레스 발생부와 순차 및 병렬 어드레스를 위한 열 어드레스 발생부로 나누어져 있다. 고장위치 검출기는 고장발생의 유, 무와 그 위치를 찾기위해 구성되었다. 설계한 회로들의 검증을 위하여 각 부분 및 전체적인 시뮬레이션을 통하여 동작을 확인하였다.

  • PDF

자체 스캔 체인을 이용한 Built-In Self-Test 구조에 관한 연구 (A Built-In Self-Test Architecture using Self-Scan Chains)

  • 한진욱;민형복
    • 대한전자공학회논문지SD
    • /
    • 제39권3호
    • /
    • pp.85-97
    • /
    • 2002
  • STUMPS는 스캔 구조를 이용한 자체 테스트로 널리 사용되는 기술이다. 다중 스캔 체인에 STUMPS를 적용할 때 병렬 패턴 생성기로 사용되는 LFSR은 인접한 비트 시퀀스 사이에 높은 correlation이 존재하므로 회로의 고장 검출률을 저하시킨다. 이러한 문제를 해결하기 위해서 하드웨어 오버헤드 증가에도 불구하고 LFSR과 스캔 체인의 입력 사이에 부가적인 조합회로가 놓인다. 본 논문은 다중 스캔 체인을 갖는 순차회로에 대해 회로 자체의 스캔 체인들을 사용하여 유사 무작위 테스트 패턴을 생성하는 효과적인 테스트 패턴생성 방법과 그 구조를 소개한다. 제안된 테스트 패턴 생성 기술은 기존에 패턴 생성기로 사용되는 LFSR과 조합회로의 구성을 사용하지 않으므로 하드웨어 오버헤드를 줄일 수 있으며 충분히 높은 고장 검출률을 얻을 수 있다. 또한 스캔 체인 당 단지 수 개의 XOR 게이트만이 회로 변형을 위해 필요하므로 설계가 매우 간단하다.

4-PAM signaling을 이용한 high speed serial link transmitter (High Speed Serial Link Transmitter Using 4-PAM Signaling)

  • 정지경;이정준;범진욱;정영한
    • 대한전자공학회논문지SD
    • /
    • 제46권11호
    • /
    • pp.84-91
    • /
    • 2009
  • 본 논문은 multi-level signaling을 이용한 high speed serial link transmitter에 관하여 제안하였다. High speed serial link에서 수 Gb/s를 달성하기 위해 4-pulse amplitude modulation (PAM) 을 사용하였다. 4-PAM은 4개의 level로 한 symbol time에 2 bit data를 전송함으로써 binary signaling보다 2배 빠른 data 전송이 가능해졌다. 제안된 4-PAM transmitter는 전압 output 대신 전류 output을 생성하며 이로 인해 driver의 switching time이 빨라져서 더 높은 속도의 transmitter를 구현할 수 있었다. $2^5-1$ pseudo-random bit sequence (PRBS) 생성기는 built-in self test (BIST)를 하기 위해 on-chip으로 설계되었다. 본 연구는 동부 하이텍 $0.18{\mu}m$ CMOS 공정을 통하여 설계되었으며 1.8 V supply voltage에서 eye 크기가 160 mV 이고 최대 동작 속도는 8 Gb/s이다. 칩 전체 면적은 $0.7\times0.6mm^2$이며 전력 소모는 98 mW이다.

심자도 신호 획득을 위한 실시간 64-Ch 12-bit 1ks/s 하드웨어 개발 (Development of 64-Channel 12-bit 1ks/s Hardware for MCG Signal Acquisition)

  • 이동하;유재택
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
    • /
    • pp.902-905
    • /
    • 2004
  • A heart diagnosis system adopts Superconducting Quantum Interface Device(SQUID) sensors for precision MCG signal acquisitions. Such system is composed of hundreds of sensors, requiring fast signal sampling and precise analog-digital conversions(ADC). Our development of hardware board, processing 64-channel 12-bit 1ks/s, is built by using 8-channel ADC chips, 8-bit microprocessors, SPI interfaces, and parallel data transfers between microprocessors to meet the 1ks/s, i.e. 1 ms speed. The test result shows that the signal acquisition is done in 168 usuc which is much shorter than the required 1 ms period. This hardware will be extended to 256 channel data acquisition to be used for the diagnosis system.

  • PDF

광대역 무선송신장치의 RF 반사손실을 이용한 안테나 자체고장진단 방법 (Built-In-Test Methods to use RF returnloss for fault Diagnosis of the Wideband Transmitter Antenna)

  • 정원희
    • 한국항공우주학회지
    • /
    • 제45권5호
    • /
    • pp.409-416
    • /
    • 2017
  • 공중의 비행체에 필요한 정보를 전달하는 광대역 송신시스템은 근거리에서 동시에 운용될 수 있도록 다수의 부채널 주파수를 확보하고 있다. 취약한 외부환경에 노출되는 송신기의 경우, 시스템의 신뢰성을 높이기 위하여 안테나를 포함하여 다른 내부의 하위 구성품들의 자체고장진단을 할 수 있도록 설계되어야 한다. 안테나 자체고장진단은 보통의 경우 안테나 반사세기를 기준으로 판정 내리는데, 증폭단과 안테나가 긴 길이의 케이블로 연결될 경우는 안테나 반사세기가 주파수마다 많은 차이가 발생된다. 본 논문에서는 증폭단과 안테나의 연결에 사용되는 케이블 길이에 따라 안테나 반사세기가 주기성을 갖는 현상을 이론적으로 살펴보고, 반사세기 반복주기를 기반으로 점검주파수 범위설정, 다수 주파수 설정 점검 등을 이용하여 효과적인 안테나 고장진단 방법에 대하여 제시한다.

테스트 기능 내장 컴포넌트의 설계와 구현 (Design and Implementation of Built-In Test Component)

  • 송호진;최은만
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2003년도 춘계학술발표논문집 (하)
    • /
    • pp.1749-1752
    • /
    • 2003
  • 최근 소프트웨어 개발을 위한 각 분야에서 컴포넌트 기반 개발(Component Based Development)에 초점을 맞추고 많은 연구와 개발이 이루어지고 있다. 소프트웨어는 컴포넌트의 조림을 통해 완성되며 이는 비용과 시간의 절감, 검증된 컴포넌트 사용으로 인한 소프트웨어 신뢰성의 증가, 컴포넌트 개발을 통한 자산으로써의 가치 등을 고려해 봤을 때, 컴포넌트 기반 개발은 중요한 의미를 지니고 있다. 이러한 컴포넌트들은 컴포넌트가 지닌 기능이나, 성능을 테스트하여 검증하는 과정이 매우 중요하다. 본 연구에서는 컴포넌트 테스트를 위한 BIT(Built-in Test)의 구현을 통해 컴포넌트 테스트를 수행하고 평가하기 위한 기초연구를 수행하였다.

  • PDF

2차원 여분 메모리를 이용한 내장메모리의 자가치유회로 설계 (Design of Built-In-Self-Repair Circuit for Embedded Memory Using 2-D Spare Memory)

  • 최호용;서정일;차상록
    • 대한전자공학회논문지SD
    • /
    • 제44권12호
    • /
    • pp.54-60
    • /
    • 2007
  • 본 논문에서는 내장메모리의 고장을 효율적으로 치유하기 위해 2차원의 여분 메모리를 이용한 내장메모리의 자가치유회로를 제안한다. 내장메모리에 같은 행(열)에 다수의 고장이 발생할 경우에 기존의 1차원의 여분 열(행) 메모리를 이용할 경우에는 고장 수만큼의 여분 메모리 열(행)이 필요하나. 2차원의 메모리를 사용하는 본 방법에서는 하나의 여분 메모리 행(열)으로 치유가 가능하다. 또한, 가상분할 메모리방식을 이용함으로써 여분 메모리 열 전체가 아니라 부분 열을 이용하여 치유가 가능하다. 본 구조를 이용하여, $64\times1$ bit의 코어메모리와 $2\times8$의 2차원 여분 메모리로 구성된 자가치유회로를 설계한다. 그리고, 고장검출을 위해서 13N March 알고리즘을 가진 자가테스트회로를 내장한다. 매그너칩 $0.25{\mu}m$ CMOS공정을 이용하여 Full-Custom으로 설계한 결과, 10,658개의 Tr.수에 코어면적은 $1.1\times0.7mm^2$이 소요되었다.

승용차의 single wheel에 대한 antilocking-brake-system의 구성 및 test rig을 이용한 제동실험 (Set up of an antilocking-brake-system for the single wheel of passenger cars and brake test using a test rig)

  • 홍예선;지태수;고창복
    • 오토저널
    • /
    • 제12권5호
    • /
    • pp.36-45
    • /
    • 1990
  • In this study an antilocking-brake-system was set up for the single wheel of passenger cars. The control algorithm for the system was programmed by C-language and executed by a 16bit personal computer, which took the role of an electronic control unit. The performance of the antilocking-brake-system was tested using a test rig, which was specially designed and built up for the simulation of braking on the slippery road. The test results were satisfactory. Although the simulation method of the friction characteristics between the tire and the contact surface on the test rig appeared not to be absolutely suitable, the test rig allowed the basic investigation of the influence of the antilocking brake control on the wheel slip.

  • PDF

대도시 주변지역의 토지이용변화 - 대구광역시를 중심으로 - (A Study on the Change Detection of Multi-temporal Data - A Case Study on the Urban Fringe in Daegu Metropolitan City -)

  • 박인환;장갑수
    • 한국조경학회지
    • /
    • 제30권1호
    • /
    • pp.1-10
    • /
    • 2002
  • The purpose of this article is to examine land use change in the fringe area of a metropolitan city through multi-temporal data analysis. Change detection has been regarded as one of the most important applications for utilization of remotely sensed imageries. Conventionally, two images were used for change detection, and Arithmetic calculators were generally used on the process. Meanwhile, multi-temporal change detection for a large number of images has been carried out. In this paper, a digital land-use map and three Landsat TM data were utilized for the multi-temporal change detection Each urban area map was extracted as a base map on the process of multi-temporal change detection. Each urban area map was converted to bit image by using boolean logic. Various urban change types could be obtained by stacking the urban area maps derived from the multi-temporal data using Geographic Information System(GIS). Urban change type map was created by using the process of piling up the bit images. Then the urban change type map was compared with each land cover map for the change detection. Dalseo-gu of Daegu city and Hwawon-eup of Dalsung-gun, the fringe area of Daegu Metropolitan city, were selected for the test area of this multi-temporal change detection method. The districts are adjacent to each other. Dalseo-gu has been developed for 30 yeais and so a large area of paddy land has been changed into a built-up area. Hwawon-eup, near by Dalseo-gu, has been influenced by the urbanization of Dalseo-gu. From 1972 to 1999, 3,507.9ha of agricultural area has been changed into other land uses, while 72.7ha of forest area has been altered. This agricultural area was designated as a 'Semi-agricultural area'by the National landuse Management Law. And it was easy for the preserved area to be changed into a built-up area once it would be included as urban area. Finally, the method of treatment and management of the preserved area needs to be changed to prevent the destruction of paddy land by urban sprawl on the urban fringe.

Real-time Fault Detection Method for an AGPS/INS Integration System

  • Oh, Sang-Heon;Yoon, Young-Seok;Hwang, Dong-Hwan
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2003년도 ICCAS
    • /
    • pp.974-977
    • /
    • 2003
  • The GPS/INS integration system navigation can provide improved navigation performance and has been widely used as a main navigation system for military and commercial vehicles. When two navigation systems are tightly coupled and the structure is complicated, a fault in either the GPS or the INS can lead to a disastrous failure of the whole integration system. This paper proposes a real-time fault detection method for an AGPS/INS integration system. The proposed fault detection method comprises a BIT and a fault detection algorithm based on chi-square test. It is implemented by real-time software modules to apply the AGPS/INS integration system and van test is carried out to evaluate its performance.

  • PDF