A Built-In Self-Test Architecture using Self-Scan Chains

자체 스캔 체인을 이용한 Built-In Self-Test 구조에 관한 연구

  • 한진욱 (삼성전자 정보통신 연구원) ;
  • 민형복 (성균관대학교 전기전자 및 컴퓨터공학부)
  • Published : 2002.03.01

Abstract

STUMPS has been widely used for built-in self-test of scan design with multiple scan chains. In the STUMPS architecture, there is very high correlation between the bit sequences in the adjacent scan chains. This correlation causes circuits lower the fault coverage. In order to solve this problem, an extra combinational circuit block(phase shifter) is placed between the LFSR and the inputs of STUMPS architecture despite the hardware overhead increase. This paper introduces an efficient test pattern generation technique and built-in self-test architecture for sequential circuits with multiple scan chains. The proposed test pattern generator is not used the input of LFSR and phase shifter, hence hardware overhead can be reduced and sufficiently high fault coverage is obtained. Only several XOR gates in each scan chain are required to modify the circuit for the scan BIST, so that the design is very simple.

STUMPS는 스캔 구조를 이용한 자체 테스트로 널리 사용되는 기술이다. 다중 스캔 체인에 STUMPS를 적용할 때 병렬 패턴 생성기로 사용되는 LFSR은 인접한 비트 시퀀스 사이에 높은 correlation이 존재하므로 회로의 고장 검출률을 저하시킨다. 이러한 문제를 해결하기 위해서 하드웨어 오버헤드 증가에도 불구하고 LFSR과 스캔 체인의 입력 사이에 부가적인 조합회로가 놓인다. 본 논문은 다중 스캔 체인을 갖는 순차회로에 대해 회로 자체의 스캔 체인들을 사용하여 유사 무작위 테스트 패턴을 생성하는 효과적인 테스트 패턴생성 방법과 그 구조를 소개한다. 제안된 테스트 패턴 생성 기술은 기존에 패턴 생성기로 사용되는 LFSR과 조합회로의 구성을 사용하지 않으므로 하드웨어 오버헤드를 줄일 수 있으며 충분히 높은 고장 검출률을 얻을 수 있다. 또한 스캔 체인 당 단지 수 개의 XOR 게이트만이 회로 변형을 위해 필요하므로 설계가 매우 간단하다.

Keywords

References

  1. Janusz Rajski, Nagesh Tamarapalli and Jerzy Tyszer, 'Automated Synthesis of Large Phase Shifter for Built-In Self-Test,' Proceedings of International Test Conference, pp. 1047-1056, 1998
  2. Vishwani D. Agrawal, Charles R. Kime and Kewal K. Saluja, 'A Tutorial on Built-In Self-Test,' IEEE Design & Test of Computers, pp. 73-82, March 1993 https://doi.org/10.1109/54.199807
  3. Gundolf Kiefer and Hans-Joachim Wunderlich, 'Deterministic BIST with Multiple Scan Chains,' Proceedings of International Test Conference, pp. 1057-1064, 1998 https://doi.org/10.1109/TEST.1998.743304
  4. 강성호, '내장된 자체검사 기법(BIST)의 기술동향,' 전자공학회지, Vol. 22, No. 12, pp. 81-92, 1995년 12월
  5. P.H. Bardell and W.H. McAnney, 'Parallel Pseudo-random Sequences for Built-In Test,' Proceedings of International Test Conference, pp. 302-308, 1984
  6. P.H. Bardell, 'Calculating the Effects of Linear Dependencies in m-Sequences Used as Test Stimuli,' IEEE Transactions on CAD, Vol. 11, No. 1, pp. 83-86, Jan 1992 https://doi.org/10.1109/43.108621
  7. S. Narayanan, R. Gupta and M.A. Breuer, 'Optimal Configuring of Multiple Scan Chains,' IEEE Transations on Computers, Vol. 42, No. 9, pp. 1121-1131, Sep. 1993 https://doi.org/10.1109/12.241600
  8. M. Abramovici, M.A. Breuer and D. Friedman, 'Digital Systems Testing and Testable Design,' Computer Science Press, 1990
  9. Andrzej Krasniewki and Slawomir Pilarski, 'Circular Self-Test Path : A Low-Cost BIST Technique for VLSI Circuits,' IEEE Transactions on CAD, Vol. 8, No. 1, pp. 46-55, Jan. 1989 https://doi.org/10.1109/43.21818
  10. J. Savir, 'Syndrome-Testable Design of Combinational Circuits,' IEEE Transactions on Computers, pp. 442-451, June 1980 https://doi.org/10.1109/TC.1980.1675603
  11. W. McAnney and J. Savir, 'Built-in Checking of the Correct Self-Test Signature,' IEEE Transactions on Computers, pp. 1142-1145, Sep. 1988 https://doi.org/10.1109/12.2268
  12. J. Carter, 'Signature Testing with Guaranteed Bounds for Fault Coverage,' Proceedings of International Test Conference, pp. 75-82, 1982
  13. V.N. Yarmolik and I.V. Kachan, 'Self-Testing VLSI Design,' Elsevier science, 1993
  14. Paul H. Bardell, William H. McAnney and Jacob Savir, 'Built-In Test for VLSI Pseudorandom Techniques,' John Willey & Sons, 1987
  15. 홍성제, 박은세, '테스팅 및 테스팅을 고려한 설계,' 홍릉과학출판사, 1998