• 인터넷정보학회논문지
• /
• 제3권6호
• /
• pp.1-11
• /
• 2002

본 논문에서는 XML 기술을 이용한 RPC 비 동기 자원 서비스 시스템을 설계하고 구현한다. 이를 위해 클라이언트의 요청(Request) 정보는 XML의 DOM에 기반 하여 XML 문서로 포장된 후 분산 환경의 서버로 전송된다. 서버는 XML-DOM을 받아들일 수 있는 객체를 사용하여 클라이언트의 요청을 일반 응용프로그램과 XML-RPC 서비스로 구분하여 처리한다. 또한 비 동기성을 지원하기 위해 클라이언트의 요청 결과를 바로 전송하지 않고 XML-DOM 구조 내에 저장하며, XML-DOM 정보 내에 또 다른 요청을 해당 서버로 Redirect되도록 한다. 시스템 구현 결과 일반적인 RPC서비스와 XML-RPC 서비스가 통합 되었으며, 클라이언트의 요청이 서버들 사이로 Redirect 되는 비 동기성이 구현되었고, 시스템 실행 환경은 전통적인 RPC 요청 보다 단순화되었다.

• 센서학회지
• /
• 제29권1호
• /
• pp.68-73
• /
• 2020

This paper proposes an asynchronous circuit design methodology using a new Single Gate Sleep Convention Logic (SG-SCL) with advantages such as low area overhead, low power consumption compared with the conventional null convention logic (NCL) methodologies. The delay-insensitive NCL asynchronous circuits consist of dual-rail structures using {DATA0, DATA1, NULL} encoding which carry a significant area overhead by comparison with single-rail structures. The area overhead can lead to high power consumption. In this paper, the proposed single gate SCL deploys a power gating structure for a new {DATA, SLEEP} encoding to achieve low area overhead and low power consumption maintaining high performance during DATA cycle. In this paper, the proposed methodology has been evaluated by a liquid state machine (LSM) for pattern and digit recognition using FPGA and a 0.18 ㎛ CMOS technology with a supply voltage of 1.8 V. the LSM is a neural network (NN) algorithm similar to a spiking neural network (SNN). The experimental results show that the proposed SG-SCL LSM reduced power consumption by 10% compared to the conventional LSM.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.451-453
• /
• 2007

This paper describes the design of an asynchronous implementation of a sensor network processor. The main purpose of this work is the reduction of power consumption in sensor network node processors and the research presented here tries to explore the suitability of asynchronous circuits for this purpose. The Handshake Solutions toolkit is used to implement an asynchronous version of a sensor processor. The design is made compact, trading area and leakage power savings with dynamic power costs, targeting the typical sparse operating characteristics of sensor node processors. It is then compared with a synchronous version of the same processor. Both versions are then compared with existing commercial processors in terms of power consumption.

• 한국산업정보학회논문지
• /
• 제19권6호
• /
• pp.1-6
• /
• 2014

지연 무관방식의 NCL 비동기 설계는 혁신적인 비동기 회로 설계 방식의 하나로써 견고성, 소비전력 그리고 용이한 설계의 재사용과 같은 많은 장접을 가지고 있다. 그러나, 기존의 NCL 게이트 셀들의 트랜지스터-레벨 구조들은 느린 스피드, 높은 영역 오버헤드, 높은 와이어(wire) 복잡도와 같은 약점 또한 가지고 있다. 따라서, 본 논문에서는 빠른 스피드, 낮은 영역 오버헤드, 낮은 와이더 복잡도를 위해서 트랜지스터 레벨에서 설계된 새로운 고속의 NCL 게이트 셀을 제안하고자 한다. 제안된 고속의 NCL 게이트 셀들은 회로 지연, 영역, 소모 전력에 의해서 기존의 다른 NCL 게이트 셀들과 비교되었다..

• 한국통신학회논문지
• /
• 제29권3A호
• /
• pp.248-256
• /
• 2004

Woerner는 비동기 트레리스 부호화 DS/COMA (asynchronous treilis-coded DS/CDMA systems, A-TC-CDMA) 시스템에 낮은 상관도의 다중 시퀀스 시그날링인 배직교 시퀀스 (biorthogonal sequence)를 이용함으로써 단일 시퀀스 시그날링인 M-ary PSK에 비해 보다 개선된 시스템 성능을 얻을 수 있음을 보여주었다. 본 논문에서는 최근 기 제안된 다중 시퀀스 시그날링 방식인 OPSM (orthogonal plane sequence modulation)과 배직교 시퀀스를 이용한 비동기 트레리스 부호화 CDMA 시스템 성능을 상호 비교 분석한다. 가입자 수신신호의 상호간섭 랜덤변수의 모멘트를 유도하고 그 결과 배직교 시퀀스 시그날링 방식에 비해 적은 수의 심볼당 시퀀스를 갖는 OPSM(orthogonal plane sequence modulation)이 시퀀스간 낮은 상호상관도 특성을 가짐을 보여준다. 또한 컴퓨터 시뮬레이션을 통하여 다중 시퀀스 시그날링 비동기 트레리스 시스템의 전력 효율 및 스펙트럼 효율을 비교 검증한다.

• 반도체디스플레이기술학회지
• /
• 제19권3호
• /
• pp.118-123
• /
• 2020

In this paper, the design method of asynchronous nonvolatile memory module that can efficiently process and store large amounts of data without loss when the power turned off is proposed and implemented. PSRAM, which takes advantage of DRAM and SRAM, was used for data processing, and NAND flash memory was used for data storage and backup. The problem of a lot of signal interference due to the characteristics of memory devices was solved through PCB design using high-density integration technology. In addition, a boost circuit using the super capacitor of 0.47F was designed to supply sufficient power to the system during the time to back up data when the power is off. As a result, an asynchronous nonvolatile memory module was designed and implemented that guarantees reliability and stability and can semi-permanently store data for about 10 years. The proposed method solved the problem of frequent data loss in industrial sites and presented the possibility of commercialization by providing convenience to users and managers.

• 전자공학회논문지SC
• /
• 제45권4호
• /
• pp.11-19
• /
• 2008

본 논문에서는 비동기 순차 머신의 교정 제어 문제를 다룬다. 교정 제어는 머신의 동작을 주어진 모델의 동작과 일치시키도록 하는 모델 매칭을 실현하는 제어를 말한다. 본 논문의 주요 목적은 비동기 순차 머신이 추종해야 하는 모델의 형태가 비결정적일 때, 즉 여러 개의 결정적 모델의 합으로 주어질 때 교정 제어기를 설계하는 일이다. 본 논문에서는 이전 논문에서 정의된 비결정 모델의 표현 방법 및 비결정 모델에 대한 모델 매칭 문제 정의를 요약한다. 도달가능성 행렬을 이용하여 교정 제어기가 존재할 필요충분조건을 제시하고 제어기가 존재할 경우 그 설계 과정을 기술한다. 또 예제를 통해서 제어기 설계의 적용 가능성을 검증한다.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.253-261
• /
• 2013

본 논문에서는 복합 비동기 순차 머신을 제어하는 방법을 다룬다. 논문에서 고려하는 비동기 머신은 입력/상태 머신 두 개가 직렬 결합된 것으로서 선행 머신의 출력 값이 후행 머신의 입력으로 전달된다. 제어 목적은 폐루프 시스템의 입력과 출력의 정상 상태 특성을 원하는 모델의 동작과 일치시키는 모델 정합 문제를 구현하는 교정 제어기를 꾸미는 일이다. 교정 제어기는 후행 머신의 상태 피드백 정보만 전달 받기 때문에 선행 머신의 상태를 정확하게 알 수 없는 불확실성이 존재한다. 본 논문에서는 그러한 불확실성 하에서 모델 정합 교정 제어기가 존재할 조건을 구하고 설계 알고리듬을 제안한다. 또한 사례 연구를 통해서 제안된 제어기의 설계 과정을 예시한다.

• 한국통신학회논문지
• /
• 제27권7A호
• /
• pp.635-640
• /
• 2002

이 논문에서는 직접 수열 대역 확산 (DS/SS) 통신에서 비동기 서명 수열의 병렬 부호 획득을 위한 최적 및 준 최적의 결정법을 다룬다. 기존의 병렬 부호 획득 기법은 수신기에서 상관기 출력이 가장 큰 신호를 선택하는 것인데, 이 방법은 비동기 서명 수열에 대해 최적의 성능을 내지 못한다고 알려져 있다. 이 논문에서는 비동기 서명수열에 맞는 최적의 결정법을 최대 우도비 기준에 바탕을 두고 유도한다. 또한 이보다 간단하게 구현할 수 있는 준최적 결정법도 제안한다. 최적 및 준최적 결정법의 성능은 비동기 서명 수열에 대해 기존의 결정법을 능가함을 보인다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 춘계 학술대회 논문집
• /
• pp.82-87
• /
• 2001

본 논문에서는 IP(Intellectual Property)와 IP 간의 핸드쉐이킹 신호를 비동기 논리회로로 대체 하도록 할 수 있는 인터페이스 논리의 생성 방법에 대하여 기술한다. 특히 핸드쉐이킹 을 위하여 레벨형 입력과 펄스형 입력이 혼합된 비동기 타이밍 파형만 제시되었을 경우 이 파형을 흐름도로 변환시키고 변환된 흐름도에 의하여 VHDL 코드로 대체하는 새로운 \"파형 변환 알고리즘:Wave2VHDL\"을 제안한다. 또한 제안된 알고리즘으로부터 추출한 VHDL 원시 코드를 기존의 국내외 CAD 툴(Tool)에 적용함으로서 IP 인터페이스를 위한 비동기식 전자회로가 생성됨을 확인하고 시뮬레이션 결과와 제시된 타이밍도가 일치함을 증명한다.일치함을 증명한다.