• Journal of electromagnetic engineering and science
• /
• 제9권1호
• /
• pp.12-16
• /
• 2009

This paper presents a new iterative locally one-dimensional [mite-difference time-domain(LOD-FDTD) method that has a simpler formula than the original iterative LOD-FDTD formula[l]. There are fewer arithmetic operations than in the original LOD-FDTD scheme. This leads to a reduction of CPU time compared to the original LOD-FDTD method while the new method exhibits the same numerical accuracy as the iterative ADI-FDTD scheme. The number of arithmetic operations shows that the efficiency of this method has been improved approximately 20 % over the original iterative LOD-FDTD method.

• 대한전자공학회논문지
• /
• 제20권4호
• /
• pp.24-29
• /
• 1983

본 논문에서는 32bit 부동 소수점 처리장치를 IEEE 표준에 따른 데이터 양식에 맞도록 설계하여 TTLIC로서 구성하였고 이 시스템과 Z-80 마이크로프로세서와 부동 소수점 4칙 연산에 관한 실행시간을 비교해 본 결과 10배 이상의 시간단축을 보았다. 제어회로 설계에는 AHPL(A Hardware Programming Language)을 사용하였고 TTL IC로 구성하였으나 연산장치와 제어장치를 1칩으로 만들 수 있는 기초를 이룩하였다. 이것을 조금 더 복원하면 32bit 컴퓨터의 연산장치로써 사용될 수 있음을 확신하였다.

• 한국통신학회논문지
• /
• 제18권12호
• /
• pp.1928-1934
• /
• 1993

본 논문에서는 VLSI 구현을 위하여 IC의 구조를 간단하게 하고 정수 연산을 수행하는 정수화 DCT에 대한 고속 알고리즘을 제안하였다. 정수화 DCT의 고속 알고리즘은 Chen의 행열 분해 방식을 사용하여 구현하였다. 이 고속 알고리즘은 직접적인 정수화 DCT 계산방식에 비해 덧셈과 곱셈수의 연산수가 크게 감소하였으며, 덧셈수는 DCT의 고속 알고리즘의 경우와 같으며, 곱셈수는 N가 8일 때는 DCT의 고속 알고리즘의 경우와 같지만 N가 8보다 클 경우 곱셈수가 현저하게 감소한다. 뿐만아니라 유한길이 연산으로 인한 DCT의 성능 저하를 극복 할 수 있다.

• 한국수학교육학회지시리즈A:수학교육
• /
• 제40권2호
• /
• pp.335-343
• /
• 2001

Algebra is important part of mathematics education. Recent days, many mathematics educators emphasize on real world situation. Form real situation, pupils make sense of concepts, and mathematize it by reflective thinking. After that they formalize the concepts in abstract. For example, operation in numbers develops these course. Operation in natural number is an arithmetic, but operation on real number is algebra. Transition from arithmetic to algebra has the cutting point in representing the concepts to mathematics sign system. In this note, we see the cognitive tendency of 10th grade about operation of real number, their cutting point of transition from arithmetic to algebra, and show some methods of helping pupils.

• 디지털산업정보학회논문지
• /
• 제18권1호
• /
• pp.1-9
• /
• 2022

Galois field arithmetic is important in error correcting codes and public-key cryptography schemes. Hardware realization of these schemes requires an efficient implementation of Galois field arithmetic operations. Multiplication is the main finite field operation and designing efficient multiplier can clearly affect the performance of compute-intensive applications. Diverse algorithms and hardware architectures are presented in the literature for hardware realization of Galois field multiplication to acquire a reduction in time and area. This paper presents a low complexity semi-systolic multiplier to facilitate parallel processing by partitioning Montgomery modular multiplication (MMM) into two independent and identical units and two-level systolic computation scheme. Analytical results indicate that the proposed multiplier achieves lower area-time (AT) complexity compared to related multipliers. Moreover, the proposed method has regularity, concurrency, and modularity, and thus is well suited for VLSI implementation. It can be applied as a core circuit for multiplication and division/exponentiation.

• 전기전자학회논문지
• /
• 제20권4호
• /
• pp.435-438
• /
• 2016

HEVC CABAC의 이진 산술 복호화기는 정규, 우회, 종료의 세 가지 복호화 모드에 따라 동작하고 각 모드에 따라 복호화 동작과 시간에 많은 차이가 있다. 또한 재정규화를 진행하게 되면 내부에서 피드백 루프가 발생하여 지연 시간이 길어지게 된다. 본 논문에서는 이를 해결하기 위해 재정규화가 일어날 수 있는 모든 range 값의 범위를 미리 체크하여 정규화가 일어나면 바로 range 값을 업데이트하고 모든 계산을 한 사이클 안에 수행할 수 있도록 설계하였다. 0.18 um 공정에서 구현된 이진 산술 복호화기의 최대 동작 속도는 215 MHz이며 크기는 5,423 게이트이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1225-1228
• /
• 2005

This paper compares the differences between Java virtual machine and x86 processor in data transfer viewpoint. Memory models of JVM and x86 are analyzed and the data transfer paths are identified. As all operations must be performed to the values on operand stack, a great many data transfer operation is unavoidable in JVM. We also lists the number of data transfer operations necessary for executing some typical high-level language statements including assignment, arithmetic, conditional, and iterative statements.

• Journal of the Korean Data and Information Science Society
• /
• 제14권1호
• /
• pp.131-141
• /
• 2003

In this paper, we prove that multi-variate fuzzy polynomials are universal approximators for multi-variate fuzzy functions which are the extension principle of continuous real-valued function under $T_W-based$ fuzzy arithmetic operations for a distance measure that Buckley et al.(1999) used. We also consider a class of fuzzy polynomial regression model. A mixed non-linear programming approach is used to derive the satisfying solution.

• Journal of Electrical Engineering and information Science
• /
• 제3권2호
• /
• pp.131-138
• /
• 1998

We derive a back-propagation learning algorithm of fuzzy neural networks using fuzzy operations, which preserves the shapes of fuzzy numbers, in order to utilize fuzzy if-then rules as well as numerical data in the learning of neural networks for classification problems and for fuzzy control problems. By introducing the shape preseving fuzzy operation into a neural network, the proposed network simplifies fuzzy arithmetic operations of fuzzy numbers with exact result in learning the network. And we illustrate our approach by computer simulations on numerical examples.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.712-713
• /
• 2011

본 논문에서는 파이프라인 구조의 연산회로를 효율적으로 검증하기 위한 AMBA AXI Slave 하드웨어 구조를 제안하고, 설계 예로 파이프라인 곱셈기를 내장한 구조를 제시하였다. 제안한 AXI Slave 회로는 입출력 버퍼 블록 메모리, 제어용 레지스터, 파이프라인 구조 연산 회로, 파이프라인 제어회로, AXI 버스 슬레이브 인터페이스로 구성된다. 주요 동작 과정은 입력 버퍼 메모리와 외부 마스터 사이의 버스트 데이터 전송, 제어 레지스터에 동작 모드 설정, 입력 버퍼 메모리에 담긴 데이터에 대한 반복적인 파이프라인 연산회로 동작, 출력 버퍼 메모리에 담긴 출력 데이터와 외부 마스터 사이의 버스트 데이터 전송으로 나누어진다. 제안한 AXI slave 구조는 범용 인터페이스 구조를 갖고 있으므로 파이프라인 구조 구조의 연산회로를 내장한 AMBA AHB와 AXI slave에 응용이 가능하다.