• 한국콘텐츠학회논문지
• /
• 제13권4호
• /
• pp.23-34
• /
• 2013

본 연구는 2012년 12월을 기준으로 디지털 전환이 완료된 시점에서 우리나라 유료방송 가입가구의 약 절반에 해당하는 가구가 디지털 전환의 수혜를 입지 못하는 초유의 사태가 여전히 진행 중이며, 이로 인해 구체적인 대안으로 떠오르고 있는 클리어 쾀과 8VSB 전송방식의 도입이 과연 타당한가에 대해 검토하고자 했다. 검토결과, 별도의 셋톱박스가 필요없는 클리어 쾀과 8VSB 방식은 사업자와 시청자의 경제적 부담을 덜어주고, 디지털 기술에 소외되기 쉬운 정보소외 계층을 포함시킬 수 있다는 장점이 있지만 전체 유료시장이 저가화되거나 콘텐츠 사업자의 저작권을 침해하는 등 콘텐츠 산업에 부정적인 영향을 미칠 것이라는 문제가 수반된다. 이로 인해 정부는 최소한의 수혜가구와 최소 채널을 지정해서 디지털 전환에 차질이 없되 관련 사업에 피해가 가지 않는 방향으로 정책적 목표를 설정할 필요가 있지만 상기한 우려가 쉽게 사라지지 않은 상황이다. 이에 대해 방통위는 한시적으로 두 가지 방법에 대해 개방적인 태도를 취할 필요가 있으며, 디지털 전환이 어느 정도 완성된 시점에서는 재고해야 할 것으로 판단된다.

• 한국통신학회논문지
• /
• 제19권11호
• /
• pp.2081-2093
• /
• 1994

본 연구에서는 DMR(Digital Microwave Radio) STM-1 신호전송을 위한 CCTTT G. 707 SDH(Synchronous Digital Hierachy) 제 1 레벨인 155Mbps 속도의 64 QAM 복조기를 설계, 구현하였다. 복조기 전반의 성능을 좌우하는 carrier recovery는 8 비트 A/D 변환기를 이용한 decision feedback carrier recovery 방식을 이용하였다. 또한 PSF(Pulse Shaping Filter)는 7차의 elliptic 필터를 이용하였다. Carrier recovery 회로는 8bit의 변환 데이터 중에서 MSB 3 bit는 데이타로 이용하고 나머지 하위 비트들은 에러성분 검출을 위한 제어신호로 이용되는 디지틀방식 및 전압제어 수정발진기와 적분기는 아나로그 방식을 이용하는 hybrid 형태로 설계, 구현하여 안정한 복조성능을 얻었다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제11권1호
• /
• pp.114-122
• /
• 1997

본 연구에서는 계량 설비에 사용되는 스마트형 디지털 로드셀을 개발하였다. 로드셀 센서는 중량의 변화에 대해 매우 민감하여햐 하므로 정밀한 A/D변환을 위하여 온도 안정성, 낮은 드리프트 특성 그리고 분해능이 우수하여야 한다. 단일칩 마이크로프로세서에 의해 제어되는 고안된 아날로그 회로로써 OP엠프 오프셋과 드리프트 특성을 저감시키며 소프트웨어 알고리즘에 의해 안정되고 정밀한 A/D 변환이 가능하도록 디지털 로드셀을 설계하였다. 또한 RS-485통신 방식으로 로드셀을 제어하고 보정용 데이터와 제어 데이터를 기억시키는 기능들도 포함하였다. 시뮬레이션과 실측 평가를 통하여 개발된 로드셀의 우수성을 입증하였으며, 본 연구의 결과는 원격계량 센서로서 계량 설비 분야에 유용한 활용이 기대된다.

• Journal of Electrical Engineering and Technology
• /
• 제11권6호
• /
• pp.1707-1713
• /
• 2016

This paper proposes a dc error compensation algorithm using dq-synchronous coordinate transform digital phase-locked-loop in single-phase grid-connected converters. The dc errors are caused by analog to digital conversion and grid voltage during measurement. If the dc offset error is included in the phase-locked-loop system, it can cause distortion in the grid angle estimation with phase-locked-loop. Accordingly, recent study has dealt with the integral technique using the synchronous reference frame phase-locked-loop method. However, dynamic response is slow because it requires to monitor one period of grid voltage. In this paper, the dc offset error compensation algorithm of the improved response characteristic is proposed by using the synchronous reference frame phase-locked-loop. The simulation and the experimental results are presented to demonstrate the effectiveness of the proposed dc offset error compensation algorithm.

• 한국정보통신학회논문지
• /
• 제25권8호
• /
• pp.1130-1133
• /
• 2021

In this paper, a miniaturized sensor interface circuit for the respiration detection system is proposed. Respiratory diagnosis is one of the main ways to predict various diseases. The proposed system consists of respiration detection sensor, temperature sensor, and interface circuits. Electrochemical type gas sensor using solid electrolytes is adopted for respiration detection. Proposed system performs sensing, amplification, analog-to-digital conversion, digital signal processing, and i2c communication. And also proposed system has a small form factor and low-cost characteristics through optimization and miniaturization of the circuit structure. Moreover, technique for sensor degradation compensation is introduced to obtain high accuracy. The size of proposed system is about 1.36 cm².

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.197-199
• /
• 2018

최근 많은 산업용 기기들은 외부 모니터링과 제어 시스템에 프로토콜 호환성 문제에 직면하고 있다. 본 논문은 산업, 통신 프로토콜 변환과 제어 및 모니터링을 지원하기 위해 메인 제어 보드를 제작하였다. 산업용 통신 게이트웨이 모듈은 CAN 버스 및 이더넷 프로토콜을 지원하도록 설계되었다. 메인 보드 프로세서는 ATMEGA2560 사용하고, 서브 보드 RS485 시리얼 슬롯 4개를 배치하였다. 이들 슬롯을 통하여 아날로그 및 디지털 I/O를 제공하여 제어 및 모니터링에 사용할 수 있다.

• 융합신호처리학회논문지
• /
• 제3권2호
• /
• pp.83-88
• /
• 2002

본 논문에서는 온도보상과 POS 접속이 가능한 LPG 충전제어시스템을 구현하였다. 이 시스템은 16-bit 80C196 마이크로프로세서와, RAM, ROM, 비디오 driver, 프로그램주변소자 등으로 구성된다. 가스 유량계로부터의 부호화 유량신호와 장치교정 값, 온도센서로부터의 변환된 전압 값을 근거로 정확한 가스 충전량을 계산하고 솔레노이드 밸브를 on/off 함으로 충전량을 제어한다. 온도보상은 LP 가스 온도의 10-bit 아날로그-디지털변환에 의하여 0.5$^{\circ}C$의 분해능으로 이루어지며 온도보상의 범위는 영하 30도에서 영상 70도까지 가능하다.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.613-623
• /
• 2000

8-VSB(Vestigial Side-Band) 변조 기술을 이용하여 ATSC(Advanced Television Systems Committee) 규격을 만족하는 디지털 TV 튜너를 개발하였다. 이중(double)주파수 변환 및 능동 트래킹 여파기를 튜너 전치단에 이용하여 이미지 응답 및 IF(Intermediate Frequency)Beat 성분들의 억압, 인접 채널과 다채널 수신 시 상호 간섭배제 성능을 만족할 수 있도록 이용하였다. 그러나 NTSC(National Television Systems Committee) 튜너와는 달리, 이중 주파수 변환을 이용하는 디지털 TV 튜너는 트래킹 필터 및 첫 번째 전압제어발진기 사이의 주파수 상관 관계가 존재하지 않는다. 이러한 문제점을 해결하기 위하여 본 논문에서는 마이크로 콘트롤러, EEPROM(Electrically Erasable Programmable Read Only Memory), 디지털/아날로그 변환기, 차동 증폭기 및 스위치 드라이버가 조합된 하드웨어 및 트래킹 전압에 따른 주파수 특성에 대한 주파수 매핑을 구하여 자동 주파수 선택이 가능한 변형된 구조 및 방법을 제시하였다.

• 센서학회지
• /
• 제27권2호
• /
• pp.93-98
• /
• 2018

In this paper, an energy-efficient 11.49-bit successive approximation register (SAR) capacitance-to-digital converter (CDC) for capacitive sensors with a figure of merit (FoM) of 31.6 pJ/conversion-step is presented. The CDC employs a SAR algorithm to obtain low power consumption and a simplified structure. The proposed circuit uses a capacitive sensing amplifier (CSA) and a dynamic latch comparator to achieve parasitic capacitance-insensitive operation. The CSA adopts a correlated double sampling (CDS) technique to reduce flicker (1/f) noise to achieve low-noise characteristics. The SAR algorithm is implemented in dual operating mode, using an 8-bit coarse programmable capacitor array in the capacitance-domain and an 8-bit R-2R digital-to-analog converter (DAC) in the charge-domain. The proposed CDC achieves a wide input capacitance range of 29.4 pF and a high resolution of 0.449 fF. The CDC is fabricated in a $0.18-{\mu}m$ 1P6M complementary metal-oxide-semiconductor (CMOS) process with an active area of 0.55 mm2. The total power consumption of the CDC is $86.4{\mu}W$ with a 1.8-V supply. The SAR CDC achieves a measured 11.49-bit resolution within a conversion time of 1.025 ms and an energy-efficiency FoM of 31.6 pJ/step.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2003년도 추계학술대회 논문집
• /
• pp.336-339
• /
• 2003

A digital data logging system has been developed for the purpose of a compact offline Ocean Bottom Seismometer(OBS). The Digital Data Logger(DDL) consists of A/D system, Micom with storage memory and firmware managing data files. The A/D system acquires data of 16bit/4ch with sampling rate of 250Hz per channel. The Micom, a micro controller board with T33521 processor of 8051 class, was equipped with 8 flash memories of 128MB for data storage capacity of 1GB. The firmware stores the acquiring data in form of binary files. The DDL was designated to be compact and light and to consume low energy as possible. The DDL is to interface with PC through USB(Universal Serial Bus). The performance of the DDL has been validated through tests with respect to a 3-axis seismometer.