• 제목/요약/키워드: Analog integrated circuits

검색결과 70건 처리시간 0.033초

DEVELOPMENT OF RPS TRIP LOGIC BASED ON PLD TECHNOLOGY

  • Choi, Jong-Gyun;Lee, Dong-Young
    • Nuclear Engineering and Technology
    • /
    • 제44권6호
    • /
    • pp.697-708
    • /
    • 2012
  • The majority of instrumentation and control (I&C) systems in today's nuclear power plants (NPPs) are based on analog technology. Thus, most existing I&C systems now face obsolescence problems. Existing NPPs have difficulty in repairing and replacing devices and boards during maintenance because manufacturers no longer produce the analog devices and boards used in the implemented I&C systems. Therefore, existing NPPs are replacing the obsolete analog I&C systems with advanced digital systems. New NPPs are also adopting digital I&C systems because the economic efficiencies and usability of the systems are higher than the analog I&C systems. Digital I&C systems are based on two technologies: a microprocessor based system in which software programs manage the required functions and a programmable logic device (PLD) based system in which programmable logic devices, such as field programmable gate arrays, manage the required functions. PLD based systems provide higher levels of performance compared with microprocessor based systems because PLD systems can process the data in parallel while microprocessor based systems process the data sequentially. In this research, a bistable trip logic in a reactor protection system (RPS) was developed using very high speed integrated circuits hardware description language (VHDL), which is a hardware description language used in electronic design to describe the behavior of the digital system. Functional verifications were also performed in order to verify that the bistable trip logic was designed correctly and satisfied the required specifications. For the functional verification, a random testing technique was adopted to generate test inputs for the bistable trip logic.

혼성신호 컨볼루션 뉴럴 네트워크 가속기를 위한 저전력 ADC설계 (Low Power ADC Design for Mixed Signal Convolutional Neural Network Accelerator)

  • 이중연;말릭 수메르;사아드 아슬란;김형원
    • 한국정보통신학회논문지
    • /
    • 제25권11호
    • /
    • pp.1627-1634
    • /
    • 2021
  • 본 논문은 저전력 뉴럴 네트워크 가속기 SOC를 위한 아날로그 Convolution Filter용 저전력 초소형 ADC 회로 및 칩 설계 기술을 소개한다. 대부분의 딥러닝의 학습과 추론을 할 수 있는 Convolution neural network accelerator는 디지털회로로 구현되고 있다. 이들은 수많은 곱셈기 및 덧셈기를 병렬 구조로 구현하며, 기존의 복잡한 곱셉기와 덧셈기의 디지털 구현 방식은 높은 전력소모와 큰 면적을 요구하는 문제점을 가지고 있다. 이 한계점을 극복하고자 본 연구는 디지털 Convolution filter circuit을 Analog multiplier와 Accumulator, ADC로 구성된 Analog Convolution Filter로 대체한다. 본 논문에서는 최소의 칩면적와 전력소모로 Analog Accumulator의 아날로그 결과 신호를 디지털 Feature 데이터로 변환하는 8-bit SAR ADC를 제안한다. 제안하는 ADC는 Capacitor Array의 모든 Capacitor branch에 Split capacitor를 삽입하여 모든 branch의 Capacitor 크기가 균등하게 Unit capacitor가 되도록 설계하여 칩면적을 최소화 한다. 또한 초소형 unit capacitor의 Voltage-dependent capacitance variation 문제점을 제거하기 Flipped Dual-Capacitor 회로를 제안한다. 제안하는 ADC를 TSMC CMOS 65nm 공정을 이용하여 설계하였으며, 전체 chip size는 1355.7㎛2, Power consumption은 2.6㎼, SNDR은 44.19dB, ENOB는 7.04bit의 성능을 달성하였다.

An Analog Maximum, Median, and Minimum Circuit in Current-mode

  • Sangjeen, Noawarat;Laikitmongkol, Sukum;Riewruja, Vanchai;Petchmaneelumka, Wandee;Julsereewong, Prasit
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2003년도 ICCAS
    • /
    • pp.960-964
    • /
    • 2003
  • In this paper, the CMOS integrated circuit technique for implementing current-mode maximum and minimum operations scheme is described. The maximum and minimum operations are incorporated into the same scheme with parallel processing. Using this scheme as the basic unit, an analog three-input maximum, median, and minimum circuit is designed. The performance of the proposed circuit shows a very sharp transfer characteristic and high accuracy. The proposed circuit achieves a high-speed operation, which is suitable for real-time systems. The PSPICE simulation results demonstrating the characteristic of the proposed circuit are included.

  • PDF

CMOS 아날로그 셀 라이브레이 설계에 관한 연구-CMOS 온-칩 전류 레퍼런스 회로 (A study on a CMOS analog cell-library design-A CMOS on-chip current reference circuit)

  • 김민규;이승훈;임신일
    • 전자공학회논문지A
    • /
    • 제33A권4호
    • /
    • pp.136-141
    • /
    • 1996
  • In this paper, a new CMOS on-chip current reference circit for memory, operational amplifiers, comparators, and data converters is proposed. The reference current is almost independent of temeprature and power-supply variations. In the proposed circuit, the current component with a positive temeprature coefficient cancels that with a negative temperature coefficient each other. While conventional curretn and voltage reference circuits require BiCMOS or bipolar process, the presented circuit can be integrated on a single chip with other digiral and analog circits using a standard CMOS process and an extra mask is not needed. The prototype is fabricated employing th esamsung 1.0um p-well double-poly double-metal CMOS process and the chip area is 300um${\times}$135 um. The proposed reference current circuit shows the temperature coefficient of 380 ppm/.deg. C with the temperature changes form 30$^{\circ}C$ to 80$^{\circ}C$, and the output variation of $\pm$ 1.4% with the supply voltage changes from 4.5 V to 5.5 V.

  • PDF

디지털/아날로그 입력을 통한 백게이트 튜닝 2.4 GHz VCO 설계 (A 2.4GHz Back-gate Tuned VCO with Digital/Analog Tuning Inputs)

  • 오범석;이대희;정웅
    • 한국전자파학회:학술대회논문집
    • /
    • 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
    • /
    • pp.234-238
    • /
    • 2003
  • In this work, we have designed a fully integrated 2.4GHz LC-tuned voltage-controlled oscillator (VCO) with multiple tuning inputs for a $0.25-{\mu}m$ standard CMOS Process. The design of voltage-controlled oscillator is based on an LC-resonator with a spiral inductor of octagonal type and pMOS-varactors. Only two metal layer have been used in the designed inductor. The frequency tuning is achieved by using parallel pMOS transistors as varactors and back-gate tuned pMOS transistors in an active region. Coarse tuning is achieved by using 3-bit pMOS-varactors and fine tuning is performed by using back-gate tuned pMOS transistors in the active region. When 3-bit digital and analog inputs are applied to the designed circuits, voltage-controlled oscillator shows the tuning feature of frequency range between 2.3 GHz and 2.64 GHz. At the power supply voltage of 2.5 V, phase noise is -128dBc/Hz at 3MHz offset from the carrier, Total power dissipation is 7.5 mW.

  • PDF

2.06mV/count의 해상도를 갖는 칩 내부 전원전압 잡음 측정회로 (On-chip Power Supply Noise Measurement Circuit with 2.06mV/count Resolution)

  • 이호규;정상돈;김철우
    • 전기전자학회논문지
    • /
    • 제13권4호
    • /
    • pp.9-14
    • /
    • 2009
  • 이 논문에서는 혼성 신호 집적회로 상의 온칩 전원전압 잡음을 측정하는 회로에 대해 기술하였다. 온칩 상의 전원전압 잡음을 측정함으로서 잡음이 아날로그 회로에 미치는 영향을 확인하고 이를 보상하는 정보로도 사용할 수 있다. 이 회로는 동일하지만 독립적인 두 개의 채널로 구성되어 있다. 각 채널은 샘플 앤 홀드와 전압 제어 발진기를 포함한 주파수-디지털 변환 블록으로 구성되어 있다. 간단한 아날로그-디지털 변환 방법을 사용해서 시간 기준 전압 정보와 주파수 기준 전력 스펙트럼 밀도를 얻을 수 있다. 버퍼는 넓은 대역폭을 갖는 유닛 게인 버퍼로 동작하고, 전압 제어 발진기는 해상도를 높이기 위한 높은 증폭도를 가지고 있다. 이 회로는 0.18um CMOS 공정으로 설계되었으며 측정된 해상도는 2.06mV/count 이다. 전원잡음 측정회로는 15mW의 전력을 소모하며 $0.768mm^2$의 면적을 차지한다.

  • PDF

디지털/아날로그 입력을 통해 백게이트 튜닝을 이용한 2.4 ㎓ 전압 제어 발진기의 설계 (A 2.4 ㎓ Back-gate Tuned VCO with Digital/Analog Tuning Inputs)

  • 오범석;황영승;채용두;이대희;정웅
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
    • /
    • pp.32-36
    • /
    • 2003
  • In this work, we have designed a fully integrated 2.4GHz LC-tuned voltage-controlled oscillator (VCO) with multiple tuning inputs for a 0.25-$\mu\textrm{m}$ standard CMOS process. The design of voltage-controlled oscillator is based on an LC-resonator with a spiral inductor of octagonal type and pMOS-varactors. Only two metal layer have been used in the designed inductor. The frequency tuning is achieved by using parallel pMOS transistors as varactors and back-gate tuned pMOS transistors in an active region. Coarse tuning is achieved by using 3-bit pMOS-varactors and fine tuning is performed by using back-gate tuned pMOS transistors in the active region. When 3-bit digital and analog inputs are applied to the designed circuits, voltage-controlled oscillator shows the tuning feature of frequency range between 2.3 GHz and 2.64 GHz. At the power supply voltage of 2.5 V, phase noise is -128dBc/Hz at 3MHz offset from the carrier. Total power dissipation is 7.5 mW.

  • PDF

작은 에러를 갖는 Max 회로 기반 아날로그 절대값 계산 회로 (Max-based Analog Absolute Circuits with Small Error)

  • 마헤스워 사;임해평;양창주;이준호;김형석
    • 한국산학기술학회논문지
    • /
    • 제10권2호
    • /
    • pp.248-255
    • /
    • 2009
  • 통신시스템에서의 에러의 처리는 매우 중요한 문제로서 비터비 디코더와 같은 에러처리를 위해서 주로 절대값으로 표현하기 때문에 아날로그 절대값 회로가 자주 필요하게 된다. 이 논문에서는 절대값을 정확하게 계산할 수 있는 아날로그 절대값 회로를 제안하였다. 제안한 절대값 회로에는 부호가 반대인 두 신호들을 만든 다음, 이 신호들을 아날로그MAX회로에 인가하여 둘 중 최대값을 출력하게 하는 방법이다. 이 구조를 회로로 구현하기 위해서는 두 개의 입력 신호를 반대방향으로 차를 구하여, 크기는 같고 부호가 다른 두 개의 신호를 만든 다음 이들을 MAX회로의 입력으로 사용하는 회로를 설계하였다. 본 논문에서는 제안한 회로를 Hspice를 이용하여 시뮬레이션을 수행했으며, 그 결과를 제시하였다.

태양광 분산형 최대전력점 추적 제어를 위한 고전압 게이트 드라이버 설계 (A Design of Gate Driver Circuits in DMPPT Control for Photovoltaic System)

  • 김민기;임신일
    • 한국산업정보학회논문지
    • /
    • 제19권3호
    • /
    • pp.25-30
    • /
    • 2014
  • 본 논문에서는 태양광시스템의 분산형 최대 전력점 추적(DMPPT)을 제어하는 게이트 드라이버 회로를 설계하였다. 그림자가 생긴 모듈에서도 최대 전력점을 추적할 수 있는 분산형 방식(DMPPT) 방식을 구현 하였으며, 각각의 모듈 내부에 DC-DC 변환기를 구동하기 위한 고전압 게이트 구동회로를 설계하였다. 태양광 시스템의 내부는 12비트 ADC, PLL, 게이트 드라이버가 내장 되어 있다. 게이트 드라이버의 하이 사이드 레벨 쉬프터에 숏-펄스 발생기를 추가하여 전력소모와 소자가 받는 스트레스를 줄였다. BCDMOS 0.35um 공정을 사용하여 구현하였으며 최대 2A 전류를 감달 할 수 있고, 태양 광 전압 최대 50V까지 받을 수 있도록 설계하였다.

FPGA을 이용한 초음파 오일레벨 측정기 설계 (Design of a Ultrasonic Oil Level Meter Using a FPGA)

  • 조정연;강문호
    • 전자공학회논문지
    • /
    • 제49권11호
    • /
    • pp.167-174
    • /
    • 2012
  • 본 논문에서는 자동차 변속기 오일레벨을 측정하기 위한 초음파 오일레벨 측정기를 설계하고 실험을 통하여 유용성을 보였다. 측정기에 필요한 모든 디지털 회로를 FPGA 프로젝트 IDE상에서 하나의 FPGA를 이용하여 설계하여 측정기의 단순화와 고성능화를 이루었고, 측정기 개발 시간을 줄일 수 있었다. 또한, 전원회로와 저전압 초음파 에코신호 처리를 위한 아날로그 회로를 설계하고 시뮬레이션을 행하였다. 실험을 통하여, 설계된 측정기가 약 1mm 이내의 정확도를 가짐을 확인하였다.