• 제목/요약/키워드: AT track circuit

검색결과 53건 처리시간 0.033초

틸팅전동차용 추진 및 제어시스템 설계에 관한 연구 (The Study of Main Circuit and Control System Design for EMU Tilting Vechile)

  • 한성호;이수길;송용수;이은규
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
    • /
    • pp.1112-1114
    • /
    • 2006
  • Tilting train has been developed to increase the operational speed of the trains on conventional lines which have many curves. This train are tilted at curves to compensate for unbalanced carbody centrifugal acceleration to a greater extent than compensation produced by the track cant, so that passengers do not feel centrifugal acceleration and thus trains can run at higher speed at curves. This paper show that results of normal capacity calculations of the electrical equipments such as Main transformer, PWM converter, VVVF inverter, traction motor in TTX(tilting train express) with maximum operation speed 180km/h

  • PDF

전기식 틸팅차량의 주회로 시스템에 관한 연구 (The Study of Main Circuit System Design for TTX(Tilting Train eXpress) EMU)

  • 한성호;이수길;송용수;한영재;이은규
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 하계학술대회 논문집 B
    • /
    • pp.1316-1318
    • /
    • 2004
  • Tilting train has been developed to increase the operational speed of the trains on conventional lines which have many curves. This train are tilted at curves to compensate for unbalanced carbody centrifugal acceleration to a greater extent than compensation produced by the track cant, so that passengers do not feel centrifugal acceleration and thus trains can run at higher speed at curves. This paper show that results of normal capacity calculations of the electrical equipments such as Main transformer, PWM converter, VVVF inverter, traction motor in TTX(tilting train express) with maximum operation speed 180 km/h

  • PDF

틸팅열차 주회로시스템 설계 및 검증기술연구 (The Study of Main Circuit System Design and Testing for EMU Tilting Vechile)

  • 이수길
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 Techno-Fair 및 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.200-201
    • /
    • 2007
  • Tilting train has been developed to increase the operational speed of the trains on conventional lines which have many curves. This train are tilted at curves to compensate for unbalanced carbody centrifugal acceleration to a greater extent than compensation produced by the track cant, so that passengers do not feel centrifugal acceleration and thus trains can run at higher speed at curves. This paper show that results of normal capacity calculations of the electrical equipments such as Main transformer, PWM converter, VVVF inverter, traction motor in TTX(tilting train express) with maximum operation speed 180 km/h.

  • PDF

틸팅전동차용 주회로시스템 설계에 관한 연구 (The Study of Main Circuit System Design for EMU Tilting Vechile)

  • 한성호;이수길;이은규
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
    • /
    • pp.1604-1606
    • /
    • 2005
  • Tilting train has been developed to increase the operational speed of the trains on conventional lines which have many curves. This train are tilted at curves to compensate for unbalanced carbody centrifugal acceleration to a greater extent than compensation produced by the track cant, so that passengers do not feel centrifugal acceleration and thus trains can run at higher speed at curves. This paper show that results of normal capacity calculations of the electrical equipments such as Main transformer, PWM converter, VVVF inverter, traction motor in TTX(tilting train express) with maximum operation speed 180 km/h

  • PDF

1.8V 8-bit 500MSPS Cascaded-Folding Cascaded-Interpolation CMOS A/D 변환기의 설계 (Design of an 1.8V 8-bit 500MSPS Cascaded-Folding Cascaded-Interpolation CMOS A/D Converter)

  • 정승휘;박재규;황상훈;송민규
    • 대한전자공학회논문지SD
    • /
    • 제43권5호
    • /
    • pp.1-10
    • /
    • 2006
  • 본 논문에서는, 1.8V 8-bit 500MSPS CMOS A/D 변환기를 제안한다. 8-bit 해상도, 고속의 샘플링과 입력 주파수, 그리고 저 전력을 구현하기 위하여 Cascaded-Folding Cascaded-Interpolation type으로 설계되었다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 Digital Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위한 Averaging Resistor, SNR을 향상시키기 위한 Distributed Track & Hold를 설계하여 최종적으로 500MSPS의 A/D 변환기 출력 결과를 얻을 수가 있다. 본 연구에서는 1.8V의 공급전압을 가지는 $0.18{\mu}m$ 1-poly 5-metal N-well CMOS 공정을 사용하였고, 소비전력은 146mW로 Full Flash 변환기에 비해 낮음을 확인할 수 있었다. 실제 제작된 칩은 측정결과 500MSPS에서 SNDR은 약 43.72dB로 측정되었고, Static상태에서 INL과 DNL은 각각 ${\pm}1LSB$ 로 나타났다. 유효 칩 면적은 $1050um{\times}820um$의 면적을 갖는다.

Interpolation 기법을 이용한 3.3V 8-bit 500MSPS Nyquist CMOS A/D Converter의 설계 (A 3.3V 8-bit 500MSPS Nyquist CMOS A/D Converter Based on an Interpolation Architecture)

  • 김상규;송민규
    • 대한전자공학회논문지SD
    • /
    • 제41권8호
    • /
    • pp.67-74
    • /
    • 2004
  • 이 논문에서는 Interpolation 구조를 이용한 3.3V 8-bit 500MSPS CMOS A/D 변환기를 설계하였다. 고속 동작의 문제를 해결하기 위해서 새로운 프리앰프, 기준 전압 흔들림을 보정하기 위한 회로, 평균화 저항을 제안하였다. 제안된 Interpolation A/D 변환기는 Track & Hold, 256개의 기준전압이 있는 4단 저항열, 128개의 비교기 그리고 디지털 블록으로 구성되어 있다. 제안된 A/D 변환기는 0.35um 2-poly 4-metal N-well CMOS 공정이다. 이 A/D 변환기는 3.3V에서 440mW를 소비하며, 유효 칩 면적은 2250um x 3080um을 갖는다.

AT 교류 철도급전계통 내 다수 열차 운행시 새로운 계통해석 알고리즘 연구 (Applying New Algorithm on AC Auto-Transformer Feeding System under Multiple Trains Operating)

  • 전용주;추동욱;전명수;임성정;김재철
    • 한국철도학회:학술대회논문집
    • /
    • 한국철도학회 2000년도 추계학술대회 논문집
    • /
    • pp.712-719
    • /
    • 2000
  • This paper presents a new algorithm to analyze a train voltages of multi-trains in auto-transformer-fed AC railway systems, using electrical equivalent change. The train current will be divided into circulation and return currents, and these current values are the same. By evaluating each current independently, the result will be more precise. The train current flows through the all auto-transformer corresponding to track impedance. In analyzing the railway system, the algorithm is based on the K.C.L, K.V.L, superposition and circuit separation method. Multi-train's voltages are determined by calculating the catenary voltage at each train's position and adding up these train's voltage drop. Case studies use a field operational data, show that tile proposed method is easily applied.

  • PDF

Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 이용한 Dynamic-Response-Free SMPS (Dynamic-Response-Free SMPS Using a New High-Resolution DPWM Generator Based on Switched-Capacitor Delay Technique)

  • 임지훈;박영균;위재경;송인채
    • 대한전자공학회논문지SD
    • /
    • 제49권1호
    • /
    • pp.15-24
    • /
    • 2012
  • 본 논문에서는 Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 사용한 Dynamic-Response-Free SMPS를 제안한다. 제안된 회로는 Switched-Capacitor 지연 기법을 이용한 DPWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 DPWM의 duty ratio를 결정한다. 제안된 회로는 컨버터의 피드백 전압과 기준전압을 비교하여 DPWM 발생기의 내부 캐패시터에 충방전되는 전류량을 제어하는 방식으로 출력전압 tracking이 가능하다. 따라서 제안된 회로는 기존 closed loop 제어 방식의 SMPS들에서 문제점이 되고 있는 동적 응답특성을 고려할 필요가 없으며, 출력 전압에 overshoot/undershoot로 인한 ringing 현상이 발생하지 않는다는 큰 장점을 가진다. 제안된 회로는 1MHz~10MHz까지 스위칭주파수를 사용자가 선택할 수 있으며, 100MHz의 내부 제어 동작 주파수로 10MHz 최대 스위칭 주파수(DPWM) 발생이 가능하다. 100MHz의 내부 제어 동작 주파수를 사용하여 10MHz 스위칭 주파수 발생시 소모되는 내부 회로의 최대 전류는 2.7mA이며, 출력 버퍼를 포함한 전체 시스템의 전류 소모는 15mA이다. 제안된 회로는 0.125%의 DPWM duty ratio 해상도를 가지고 부하에 최대 1A까지 전류공급이 가능하며, 최대 리플 전압은 8mV이다. 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용해 시뮬레이션을 수행하여 제안된 회로의 동작을 검증하였다.

귀선전류의 불평형에 따른 차상신호에 미치는 영향에 관한 연구 (A Study on the Effect of Cab Signal through Unbalance of the Traction Return Current)

  • 이태훈;박기범;성순욱
    • 한국철도학회:학술대회논문집
    • /
    • 한국철도학회 2007년도 춘계학술대회 논문집
    • /
    • pp.1694-1700
    • /
    • 2007
  • In the electrified section, both of return current and signal current are flowing in the same rail in common. But signal current shall be allowed to flow in the specific track circuit and not in the other circuit while the traction return current shall come back to power sub-station. This paper presents measuring system that use both sensor and antenna. The aim of the system is to achieve the difference in current between the two rails and the presence of trimming capacitors. In order to improve the transmission level, trimming capacitors are connected between the two rails at constant spacing. To maintain the balance of traction return current, rails of both sides may be jointed by the so-called SVPMM. The traction return current is sometimes unbalanced owing to the ill-contact of SVPMM. In this paper, we propose a diagnosis method based on a short-circuited current(Icc), trimming capacitors and traction return current measured by Korail inspection vehicles. Whether Icc is good or bad depends not only on the presence of trimming capacitors but also on the unbalance of the traction return current.

  • PDF

A Maximum Power Point Tracking Control for Photovoltaic Array without Voltage Sensor

  • Senjyu Tomonobu;Shirasawa Tomiyuki;Uezato Katsumi
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2001년도 Proceedings ICPE 01 2001 International Conference on Power Electronics
    • /
    • pp.617-621
    • /
    • 2001
  • This paper presents a maximum power point tracking algorithm for Photovoltaic array using only instantaneous output current information. The conventional Hill climbing method of peak power tracking has a disadvantage of oscillations about the maximum power point. To overcome this problem, we have developed a algorithm, that will estimate the duty ratio corresponding to maximum power operation of solar cell. The estimation of the optimal duty ratio involves, finding the duty ratio at which integral value of output current is maximum. For the estimation, we have used the well know Lagrange's interpolation method. This method can track maximum power point quickly even for changing solar insolations and avoids oscillations after reaching the maximum power point.

  • PDF