대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

Interpolation 기법을 이용한 3.3V 8-bit 500MSPS Nyquist CMOS A/D Converter의 설계

A 3.3V 8-bit 500MSPS Nyquist CMOS A/D Converter Based on an Interpolation Architecture

  • 김상규 (동국대학교 반도체과학과) ;
  • 송민규 (동국대학교 반도체과학과)
  • 발행 : 2004.08.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

이 논문에서는 Interpolation 구조를 이용한 3.3V 8-bit 500MSPS CMOS A/D 변환기를 설계하였다. 고속 동작의 문제를 해결하기 위해서 새로운 프리앰프, 기준 전압 흔들림을 보정하기 위한 회로, 평균화 저항을 제안하였다. 제안된 Interpolation A/D 변환기는 Track ＆ Hold, 256개의 기준전압이 있는 4단 저항열, 128개의 비교기 그리고 디지털 블록으로 구성되어 있다. 제안된 A/D 변환기는 0.35um 2-poly 4-metal N-well CMOS 공정이다. 이 A/D 변환기는 3.3V에서 440mW를 소비하며, 유효 칩 면적은 2250um x 3080um을 갖는다.

In this paper, a 3.3V 8-bit 500MSPS based on an interpolation architecture CMOS A/D converter is designed. In order to overcome the problems of high speed operation, a novel pre-amplifier, a circuit for the Reference Fluctuation, and an Averaging Resistor are proposed. The proposed Interpolation A/D Converter consists of Track ＆ Hold, four resistive ladders with 256 taps, 128 comparators, and digital blocks. The proposed A/D Converter is based on 0.35um 2-poly 4-metal N-well CMOS technology. The A/D Converter dissipates 440 mW at a 3.3 Volt single power supply and occupies a chip area of 2250um x 3080um.

키워드

참고문헌

  1. David A. Johns and Ken Martin, 'Analog Intergrated Circuit Design,' John Wiley & Sons Inc., 1997, pp. 463-486
  2. Mikael Gustavsson, J. Jacob Wikner Nianxiong Nick Tan, 'CMOS Data Converter for Communications,' Kluwer Academic Publishers, 2000, pp. 87-124
  3. R. Plassche and P. Baltus, 'An 8-bit 100-MHz Full-Nyquist Analog-to-Digital Converter,' IEEE J. Solid-State Circuits, vol. 23, no.6, pp. 1334-1344, DEC. 1988 https://doi.org/10.1109/4.90029
  4. 이승훈, 김범섭, 송민규, 최중호 공저, 'CMOS 아날로그 / 혼성모드 집적 시스템 설계,' 시그마프레스, 1999
  5. David F. Hoeschele, Jr 'Analog to Digital and Digita to Analog Conversion Techniques,' John Wiley & Sons Inc., 1994
  6. Behzard Razabi, 'Principles of Data Conversion System Design,' IEEE PRESS, 1005, pp. 127-132
  7. Chuck Lane 'A 10-Bit 60 MSPS FLASH ADC' BCTM, sept. 1989, pp. 44-47
  8. R. Jacob Baker, Harry W. Li, DAvid E. Boyce, 'CMOS circuit Design, Layout, and simulation,' IEEE PRESS, 1997, pp. 84-88
  9. Peter Scholtens, Maarten Vertergt, 'A 6b 1.6GSample/s Flash ADC in 0.18um CMOS using Averaging Termination,' in international Solid State Circuits Conference, pp. 168-169, IEEE, Feb. 2002 https://doi.org/10.1109/JSSC.2002.804334