• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10d
• /
• pp.22-24
• /
• 2002

아키텍쳐 기술 언어(ADL : Architecture Description Language)는 상위 추상화 수준에서의 소프트웨어 시스템의 구조와 행위를 기술하는데 필요한 아키텍쳐 모델 요소들에 대한 직접적인 표현 수단을 제공한다. ADL온 특히 명세 수준의 논리적인 아키텍처를 모델링, 분석하는데 유용하다. 그렇지만 ADL로 기술된 상위 수준의 아키텍쳐 명세가 하위 수준의 구현 시스템으로 어떻게 상세화 되는지 알기가 쉽지 않다. 즉, 상위 수준의 아키텍쳐 명세와 하위 수준의 아키텍쳐 구현 사이에 의미적 차이가 존재한다. 본 논문은 이러한 의미적 차이를 효율적으로 줄일 수 있는 방법을 찾기 위한 일차적인 연구 결과로서, C2 스타일 기반의 ADL로 기술된 아키텍쳐 모델을 Java 구현 코드로 자동 변환하는 방법을 제안한다.

• Journal of the Korea Society for Simulation
• /
• v.12 no.2
• /
• pp.45-53
• /
• 2003

This paper presents a retargetable compiled assembly simulation technique for fast ASIP(application specific instruction processor) simulation. Development of ASIP which satisfies design requirements in various fields of applications such as telecommunication, wireless network, etc. needs formal design methodology and high-performance relevant software environments such as compiler and simulator In this paper, we employ the architecture description language(ADL) named ${HiXR}^2$ to automatically synthesize an instruction-level compiled assembly simulator. A compiled simulation has benefit of time efficiency to interpretive one because it performs instruction fetching and decoding at compile time. Especially, in case of assembly simulation, instruction decoding is usually a time-consuming job(string operation), so the compiled simulation of assembly simulation is more efficient than that of binary simulation. Performance improvement of the compiled assembly simulation based on ${HiXR}^2$ is exemplified with an ARM9 architecture and a CalmRISC32 architecture. As a result, the compiled simulation is about 150 times faster than interpretive one.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11b
• /
• pp.448-450
• /
• 2005

Acme와 같은 ADL(Architecture Description Language) 들은 컴포넌트 기반 시스템의 아키텍쳐를 정형적으로 명세할 수 있는 장점을 가지고 있다. 하지만 날로 다각화되는 개발 과정 상의 이해관계들을 다 포용하지 못하고, 아키텍쳐에 특화된 별도의 표기 형식을 익혀야 하는 부담이 있어 아키텍쳐를 명세하는 언어로서 정착되지 못하고 있다. 반면 UML(Unified Modeling Language)은 범용 모델링 언어이여 소프트웨어 개발의 전 과정에 일관된 표기형식과 폭넓은 지원도구들을 제공하고 있어 소프트웨어 개발을 위한 사실상의 표준 언어로 자리잡고 있다. 이에 따라 지금까지 UML을 이용하여 아키텍쳐를 모델링하기 위한 연구들이 많이 진행되어 왔다. 특히 UML에서 표현수단이 미흡한 아키텍쳐의 핵심 개념들을 명시적으로 표현할 수 있도록 UML의 확장 메커니즘을 사용하여 UML을 특화하는 연구 결과들이 많이 소개되고 있으나 특화된 영역의 아키텍쳐를 기술하기에는 부족하다. 본 논문에서는 최근에 활발히 개발되고 있는 모바일 애플리케이션의 특징중의 하나인 device의 제약사항을 QoS로 정의하고 UML 확장메커니즘을 이용하여 모바일을 위한 아키텍쳐 모델링 언어 프레임웍을 제시하고 있다.

• Journal of KIISE:Software and Applications
• /
• v.30 no.9
• /
• pp.812-820
• /
• 2003

Component-Based Development(CBD) leverages software reusability and diminishes development costs. Various works about component models, such as EJB, COM, and CCM are in progress to support CBD. However, current component models hardly support flexible assembly of pre-built components. To cope with this problem, architecture for component assembly must be defined in the abstract level and the gap between system architecture and its implementation should be diminished in the implementation level. This paper proposes a method for architecture-based design and implementation of component assembly. Architecture is described by the ADL, and the tool, COBALT Assembler, is introduced to support the proposed design and implementation phase of component assembly.

• Journal of KIISE:Software and Applications
• /
• v.28 no.7
• /
• pp.478-492
• /
• 2001

본 논문은 다양한 종류의 분산 인공지능 문제들을 에이전트라는 추상적 단위와 에이전트간의 상호작용을 토대로 해결하는 다중 에이전트 시스템을 개발하는 체계적 접근방법으로서 개발 방법론의 핵심인 아키텍쳐의 개발방법을 제안한다. 목표를 기반으로 문제영역을 이해하고, 여기에서 추출된 에이전트들을 이용하여 시스템을 개발함에 있어 지침이 되는 아키텍쳐 개발공정을 다중 에이전트 시스템의 특성인 조정과 자율성을 고려하여 제안한다. 각 관점마다 적용될 수 있는 아키텍쳐 스타일과 패턴들을 정의하고, 제안한 아키텍쳐를 UML(Unified Modeling Language)을 이용하여 표현하며, 아키텍쳐를 설명하는 ADL(Architecture Description Language)을 이용하여 정형화시킨다. 또한, 이를 지능형 교통시스템의 출발전 교통정보 안내 서브시스템에 적용, 구현함으로써, 제안하는 아키텍쳐를 검증해 보고, 이를 기반으로 소프트웨어를 개발하는 기초를 마련한다.

• The KIPS Transactions:PartA
• /
• v.13A no.4 s.101
• /
• pp.275-288
• /
• 2006

Rapid design space exploration is crucial to customizing embedded system design for exploiting the application behavior. As the time-to-market becomes a key concern of the design, the approach based on an application specific instruction-set processor (ASIP) is considered more seriously as one alternative design methodology. In this approach, the instruction set architecture (ISA) for a target processor is frequently modified to best fit the application with regard to code size and speed. Two goals of this paper is to introduce our new retargetable compiler and how it has been used in ASIP-based design space exploration for a popular digital signal processing (DSP) application. Newly developed retargetable compiler provides not only the functionality of previous retargetable compilers but also visualizes the features of the application program and profiles it so that it can help architecture designers and application programmers to insert new application specific instructions into target architecture for performance increase. Given an initial RISC-style ISA for the target processor, we characterized the application code and incrementally updated the ISA with more application specific instructions to give the compiler a better chance to optimize assembly code for the application. We get 32% performance increase and 20% program size reduction using 6 audio codec specific instructions from retargetable compiler. Our experimental results manifest a glimpse of evidence that a higgly retargetable compiler is essential to rapidly prototype a new ASIP for a specific application.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.643-646
• /
• 2005

This paper presents CARMA (Cycle-Accurate Retargetable Micro-Architecture) as efficient framework for SoC-centric pipelined instruction-set architectures. It is based on ADL (Architecture Description Language) and provides more concise and manifest semantics to describe behavior of instruction set by mixing efficiency of instruction-set simulators and flexibility of RTL simulators. It exploits new timing model method based on process scheduling so it can support general timing model with cycle accuracy for large-scaled architectures usually used in SoC multimedia chip-set. According to experiments, the proposed framework was shown to be 5.5 times faster than HDL and 2.5 times faster than System-C in simulation speed so it is applicable for complex instruction-set pipelined architectures.

• ETRI Journal
• /
• v.25 no.6
• /
• pp.464-474
• /
• 2003

Component-based development leverages software reusability and reduces development costs. Enterprise JavaBeans (EJB) is a component model developed to reduce the complexity of software development and to facilitate reuse of components. However, EJB does not support component assembly by a plug-and-play technique due to the hard-wired composition at the code level. To cope with this problem, an architecture for EJB component assembly is defined at the abstract level and the inconsistency between the system architecture and its implementation must be eliminated at the implementation level. We propose a component-based application development tool named the COBALT assembler that supports the design and implementation of EJB component assembly by a plug-and-play technique based on the architecture style. The system architecture is first defined by the Architecture Description Language (ADL). The wrapper code and glue code are then generated for the assembly. After the consistency between the architecture and its implementation is checked, the assembled EJB components are deployed in an application server as a new composite component. We use the COBALT assembler for a shopping mall system and demonstrate that it can promote component reuse and leverage the system maintainability.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.843-845
• /
• 2008

CE (Consumer Electronics) 시장에서 Embedded System 은 time-to-market 이라는 개념이 나날이 중요해 지고 있다. 시스템의 중심인 core processor 에 대하여 지원하는 여러 가지 software toolkit 의 빠른 개발은 무엇보다 중요해지고 있다. 이 논문에서는 GNU Binutils 를 기반으로 ADL 을 이용하여 Embedded system의 core processor 를 위하여 신속한 Assembler 와 Linker 를 개발하는 플랫폼을 개발하였다. 이 플랫폼은 서울대학교 소프트웨어 최적화 연구실에서 개발한 ADL (Architecture Description Language)[1] 을 이용하여 core processor 를 기술하면 자동으로 Assembler 와 Link 를 생성해주는 시스템이다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 2002.11a
• /
• pp.73-77
• /
• 2002

이 논문은 빠른 ASIP(application specific instruction processor) 시뮬레이션을 위한 재적응성을 가진 컴파일드 시뮬레이션 기법에 대해 이야기 한다. 다양한 응용분야에서의 설계 요구사항을 충족시키는 ASIP의 빠른 개발을 위해서, 건전한 설계 방법론 및 고성능의 시뮬레이터가 필요하다. 본 논문에서는 HiX$R^2$라는 ADL(architecture description language)을 이용하여 인스트럭션 수준에서 컴파일드 시뮬레이터를 자동 생성하였다. 컴파일드 시뮬레이션은 시뮬레이션 수행 시 반복되는 인스트럭션 페칭 및 디코딩 부분을 시뮬레이션 런-타임 이전에 미리 수행함으로서 일반적으로 사용되는 인터프리티브 시뮬레이션에 비하여 큰 성능향상을 얻을 수 있다. HiX$R^2$에 기반 한 컴파일드 시뮬레이션은 ARM9 프로세서와 CalmRISC32 프로세서 예제들로 수행하였고, 결과로서 인터프리티브 방식에 비해 150배 이상의 성능향상이 있었다.