• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권3호
• /
• pp.160-165
• /
• 2009

A 12b 2 MS/s cyclic ADC processing 3.3 Vpp single-ended rail-to-rail input signals is presented. The proposed ADC demonstrates an offset voltage less than 1 mV without well-known calibration and trimming techniques although power supplies are directly employed as voltage references. The SHA-free input sampling scheme and the two-stage switched op-amp discussed in this work reduce power dissipation, while the comparators based on capacitor-divided voltage references show a matched full-scale performance between two flash sub ADCs. The prototype ADC in a $0.18{\mu}m$ 1P6M CMOS demonstrates the effective number of bits of 11.48 for a 100 kHz full-scale input at 2 MS/s. The ADC with an active die area of $0.12\;mm^2$ consumes 3.6 m W at 2 MS/s and 3.3 V (analog)/1.8 V (digital).

• 한국전기전자재료학회논문지
• /
• 제29권6호
• /
• pp.380-385
• /
• 2016

Thermal characteristics of 20 W LED module on light thermal conductive plastic (TCP) heat sink were investigated in comparison with that on aluminum die casting alloy (ADC-12). Thermal simulations of the heat sinks were conducted by using flow simulation of SolidWorks with the following input parameters: density is 1.70 and $2.82kg/m^2$, thermal conductivity is 20 and $92W/(m{\cdot}K)$ for TCP and ADC-12, respectively. The simulated and measured temperatures of the LED modules on TCP heat sink were consistent with its measured temperature, which was $3^{\circ}C$ higher that on ADC-12. The fabricated LED module on TCP heat sink with a weight of 120.5 g was 30% lighter in weight than that of the ADC-12 reference with 171.0 g.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.22-28
• /
• 2015

This paper proposes column-parallel three step Single Slope Analog-to-Digital Converter (SS-ADC) for high frame rate VGA CMOS Image Sensors (CISs). The proposed three step SS-ADC improves the sampling rate while maintaining the architecture of the conventional SS-ADC for high frame rate CIS. The sampling rate of the three-step ADC is increased by a factor of 39 compared with the conventional SS-ADC. The proposed three-step SS-ADC has a 12-bit resolution and 200 kS/s at 25 MHz clock frequency. The VGA CIS using three step SS-ADC has the maximum frame rate of 200 frames/s. The total power consumption is 76 mW with 3.3 V supply voltage without ramp generator buffer. A prototype chip was fabricated in a $0.13{\mu}m$ CMOS process.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.69-76
• /
• 2008

본 논문에서는 가속도 센서 및 자이로 센서 등과 같이 고해상도 및 작은 면적과 적은 전력 소모를 동시에 요구하는 센서 인터페이스 응용을 위한 12비트 1kS/s 65uA 0.35um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 재순환 기법을 이용한 알고리즈믹 구조를 사용하여 샘플링 속도, 해상도, 전력 소모 및 면적을 최적화하였으며, 일반적인 열린 루프 샘플링 기법을 적용한 버전1과 오프셋 및 플리커 잡음을 제거하여 동적 성능을 향상시키기 위해 닫힌 루프 샘플링 기법을 적용한 버전2로 각각 제작되었다. 또한 SHA와 MDAC 회로에는 스위치 기반의 전력 최소화 기법과 바이어스 공유 기법이 적용된 2단 증폭기를 사용하여 면적과 전력 소모를 최소화시켰다. 한편, 저전력, 소면적 구현을 위한 개선된 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 시스템 응용에 파라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.35um 2P4M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.78LSB, 2.24LSB의 수준을 보이며, 동적 성능으로는 1kS/s의 동작 속도에서 버전1, 버전2 각각 최대 60dB, 63dB 수준의 SNDR과 70dB, 75dB 수준의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 버전1, 버전2 각각 $0.78mm^2,\;0.81mm^2$ 이며 전력 소모는 2.5V 전원 전압과 1kS/s의 동작 속도에서 각각 0.163mW, 0.176mw이다.

• 센서학회지
• /
• 제27권1호
• /
• pp.31-35
• /
• 2018

This paper describes a low-power, SNDR (signal-to-noise and distortion ration) enhanced SAR (successive approximation register) type 12b ADC (analog-to-digital converter) with noise shaping technique. For low power consumption and small chip size of the DAC (digital-to-analog converter), the top plate sampling technique and the dummy capacitor switching technique are used to implement 12b operation with a 10b capacitor array in DAC. Noise shaping technique is applied to improve the SNDR by reducing the errors from the mismatching of DAC capacitor arrays, the errors caused by attenuation capacitor and the errors from the comparator noise. The proposed SAR ADC is designed with a $0.18{\mu}m$ CMOS process. The simulation results show that the SNDR of the SAR ADC without the noise shaping technique is 71 dB and that of the SAR ADC with the noise shaping technique is 84 dB. We can achieve the 13 dB improvement in SNDR with this noise shaping technique. The power consumption is $73.8{\mu}W$ and the FoM (figure-of-merit) is 5.2fJ/conversion-step.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.22-28
• /
• 2008

본 논문은 SOC 응용을 위한 효율적인 8비트 AD 변환기(Analog-to-Digital Converter)를 설계하였다. 이 구조는 2개의 수정된 4 비트 플래시 AD 변환기로 구성되었고, 그것은 기존의 플래시 AD 변환기 보다 더 효율적인 구조를 가지고 있다. 이것은 입력신호에 연결된 저항들의 일정 범위를 예측하고 초기 예측을 기반으로 입력신호에 가까운 위치를 정한다. 입력신호의 예측은 전압예측기에 의하여 가능하다. 4비트 해상도를 가진 경우 수정된 플래시 AD 변환기는 단지 6개의 비교기가 필요하다. 그러므로 8비트 AD 변환기는 12개의 비교기와 32개의 저항을 사용한다. 이 AD 변환기의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 저항의 수가 줄어들기 때문에 다이의 면적의 소모를 현저하게 줄일 수 있다. 이것은 반 플래시 AD 변환기보다 더 적은 비교기를 사용한다, 본 논문에서 구현한 회로들은 LT SPICE 컴퓨터 소프트웨어 툴을 이용하여 시뮬레이션 하였다.

• 한국결정성장학회지
• /
• 제31권1호
• /
• pp.24-31
• /
• 2021

최적의 조건에서ADC12 알루미늄 합금을 다이캐스팅 기법으로 제조하여 구조적, 기계적, 열적 성질을 연구하였다. 또한 진공에서 후속 열처리한 ADC12 알루미늄 합금의 기계적 물성 변화를 규명하였다. 방사광 X-선 회절 및 energy dispersive X-선 화학조성 분석법을 통하여 ADC12 합금은 알루미늄 기저에 알루미늄과 구리의 화합물인 Al2Cu 및 AlCu3 상이 결정질 형태로 분포하고 있음을 규명하였다. 대표적인 기계적 물성값인 인장강도와 연신율은 각각 307.9 ± 9.1 MPa와 2.98 ± 0.62 %이다. 기존 보고보다 우수한 열전도도(129.3 ± 0.27 W/m·K)와 비이커스 경도값(Hv = 130)을 나타낸다. 후속 열처리 결과, 200℃까지는 기계적 물성치가 일정하게 유지되었으나, 이후 500℃까지 열처리 온도를 증가시킬 경우에는 인장강도와 비이커스 경도가 점진적으로 감소하였다. 이는 열처리 도중 미세조직이 안정화되면서 인성과 연성이 향상되었기 때문이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.189-197
• /
• 2014

This work proposes a 12b 100 MS/s $0.11{\mu}m$ CMOS three-step hybrid pipeline ADC for high-speed communication and mobile display systems requiring high resolution, low power, and small size. The first stage based on time-interleaved dual-channel SAR ADCs properly handles the Nyquist-rate input without a dedicated SHA. An input sampling clock for each SAR ADC is synchronized to a reference clock to minimize a sampling-time mismatch between the channels. Only one residue amplifier is employed and shared in the proposed ADC for the first-stage SAR ADCs as well as the MDAC of back-end pipeline stages. The shared amplifier, in particular, reduces performance degradation caused by offset and gain mismatches between two channels of the SAR ADCs. Two separate reference voltages relieve a reference disturbance due to the different operating frequencies of the front-end SAR ADCs and the back-end pipeline stages. The prototype ADC in a $0.11{\mu}m$ CMOS shows the measured DNL and INL within 0.38 LSB and 1.21 LSB, respectively. The ADC occupies an active die area of $1.34mm^2$ and consumes 25.3 mW with a maximum SNDR and SFDR of 60.2 dB and 69.5 dB, respectively, at 1.1 V and 100 MS/s.

• 한국주조공학회지
• /
• 제36권3호
• /
• pp.88-94
• /
• 2016

We investigated the effect of heat treatment on an ADC12 alloy produced using diecasting. The heat treatment used in this study was a typical T6 process: a solid solution treatment followed by an artificial aging treatment. As-cast specimens were solid-solution-treated at $500^{\circ}C$ and $530^{\circ}C$ for 1-16 hr, and aged at $160^{\circ}C$ and $180^{\circ}C$ for 1-8 hr. Microstructural changes in the alloy during the heat treatment were observed. Changes in mechanical properties of the alloy were measured using a micro-Vickers hardness tester. Finally, we determined the optimal heat treatment conditions for the diecast ADC12 alloy.

• 한국표면공학회지
• /
• 제49권2호
• /
• pp.130-134
• /
• 2016

The anodization of ADC12 aluminum alloy was investigated in the metal anionic acid media. Anodic oxide films containing foreign elements were formed on ADC12 Al alloy by anodization in the anion complex solution. Furthermore, the rough surface and cracks were considerably smoothened by the deposit of metal anions. When the size of metal anion was small, relatively large amount of metal anions was loaded in anodic films. Existence of $MoO_3$, $TiO_2$ and MgO was confirmed by XPS. According to the results of Tafel analysis, Mo oxide represented the most noble anti-corrosion potential due to $MoS_2$ formation. Corrosion current densities were generally higher than that of pristine anodic oxide without anion complexes.