Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design of Efficient 8bit CMOS AD Converter for SOC Application

SOC 응용을 위한 효율적인 8비트 CMOS AD 변환기 설계

  • Kwon, Seung-Tag (Department of Computer and Information communication, Seonam University)
  • 권승탁 (서남대학교 컴퓨터 정보통신학과)
  • Published : 2008.12.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper designed a efficient 8-bit CMOS analog-to-digital converter(ADC) for an SOC(System On Chip) application. The architecture consists of two modified 4-bit full-flash ADCs, it has been designed using a more efficient architecture. This is to predict roughly the range in which input signal residers and can be placed in the proximity of input signal based on initial prediction. The prediction of input signal is made available by introducing a voltage estimator. For 4-bit resolution, the modified full-flash ADC need only 6 comparators. So a 8-bit ADC require only 12 comparators and 32 resistors. The speed of this ADC is almost similar to conventional full-flash ADC, but the die area consumption is much less due to reduce numbers of comparators and registors. This architecture uses even fewer comparator than half-flash ADC. The circuits which are implemented in this paper is simulated with LT SPICE tool of computer.

본 논문은 SOC 응용을 위한 효율적인 8비트 AD 변환기(Analog-to-Digital Converter)를 설계하였다. 이 구조는 2개의 수정된 4 비트 플래시 AD 변환기로 구성되었고, 그것은 기존의 플래시 AD 변환기 보다 더 효율적인 구조를 가지고 있다. 이것은 입력신호에 연결된 저항들의 일정 범위를 예측하고 초기 예측을 기반으로 입력신호에 가까운 위치를 정한다. 입력신호의 예측은 전압예측기에 의하여 가능하다. 4비트 해상도를 가진 경우 수정된 플래시 AD 변환기는 단지 6개의 비교기가 필요하다. 그러므로 8비트 AD 변환기는 12개의 비교기와 32개의 저항을 사용한다. 이 AD 변환기의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 저항의 수가 줄어들기 때문에 다이의 면적의 소모를 현저하게 줄일 수 있다. 이것은 반 플래시 AD 변환기보다 더 적은 비교기를 사용한다, 본 논문에서 구현한 회로들은 LT SPICE 컴퓨터 소프트웨어 툴을 이용하여 시뮬레이션 하였다.

Keywords

References

  1. Sherman, L, "Fast CMOS A/D chip samples inputs," Electron. Design .pp. 149-159. July 8, 1982
  2. Michael J. Demler, "High-speed Anolog-To- Digital Conversion",Academic Press, pp. 24 - 67, 1991
  3. R. Jacob Baker, "CMOS Circuit Design, Layout, and Simulation," IEEE Press, pp. 932-1015, 2005
  4. C.-W. Hsu and T.-H. Kuo, "6-bit 500 MHz flash A/D converter with new design techniques," in Proc. of IEEE Conf. on Circuits Syst., pp. 460-464, Vol. 150, No 5. October 2003
  5. Marc L. Simpson, and Ronald D. Williams, "A Simple Design Methodology for Table Flash A/D Converter Output Encoding," IEEE Trans. on Instrumentation and Measurement, Vol. 37, no. 4, pp. 605-609, December 1988 https://doi.org/10.1109/19.9823
  6. Marcel J. M. Pelgrom, A. C. Jeannet v. Rens, Maarten Vertregt, and Marcel B. Dijkstra, "A 25-Ms/s 8-bit CMOS A/D Converter for Embedded Application," IEEE Solid-State Circuits, Vol. 29, no. 8, pp. 879-886, August 1994 https://doi.org/10.1109/4.297691
  7. C.-W. Hsu and T.-H. Kuo, "6-bit 500 MHz flash A/D converter with new design techniques," in Proc. of IEEE Conf. on Circuits Syst., pp. 460-464, Vol. 150, No 5. October 2003
  8. Michael K. Mayes end Sing W. Chin , "A Multistep A/D Convert Family with Efficient Architecture,", IEEE Solid-State Circuits, Vol. 24, no. 6, pp 1492-1497 December 1989 https://doi.org/10.1109/4.44984
  9. Bruce Peetz, Brian D. Hamilton, and James Kang, "An 8-bit 250 Megasample per Secoung Analog-to-Digital Converter: Operation Without a Sample and Hold," IEEE Solid-State Circuits, Vol. sc21, no. 6, pp 997-1002, December 1986
  10. Steven M. Rubin, " Using Electric VLSI Design system," http://www.staticfreesoft.com/
  11. Mike Engelhardt, "About LT spice/Switcher CAD III,"http://www.linear.com/designtools/software/