• 제목/요약/키워드: A-SPICE

검색결과 587건 처리시간 0.021초

참나물 첨가 기능성식품 개발을 위한 조리과학적 연구 (A Study Cookery Utilization of Pimpinella brachycarpa N. for Developing as Functional Foods)

  • 장경미
    • 한국식생활문화학회지
    • /
    • 제22권2호
    • /
    • pp.274-282
    • /
    • 2007
  • This study was performed to make new products rising Pimpinella brachycarpa N., one of the Korean aromatic medicinal plant called chamnamul, which is a perennial plant of the Umbelliferae family. New products were natural chamnamul spice, chamnamul soup, chamnamul tea, and chamnamul mook as functional foods. The masking effect of Pimpinella brachvcarpa N., on fishy and meaty odor were investigated to test the usefulness of chamnamul as a natural spice. It could be concluded that the effect of added amounts of chamnamul on the cream soup increases the taste and appearance, and improves the flavor and color by the sensory evaluation. The chamnamul tea prepared by a filtration method is better than that by a leaching method on the preference test. In the texture properties of chamnamul mooks by a texture analyzer (XT-RA, Texturometer), the cohessiveness of them was higher than that of the white one.

IsSPICE를 이용한 400[W] 고압나트륨 램프용 전자식 안정기 설계 (A Design of Electronic Ballast for 400[W] High Pressure Sodium Lamp Using IsSPICE)

  • 강응석;신대철;최종문
    • 조명전기설비학회논문지
    • /
    • 제18권5호
    • /
    • pp.27-34
    • /
    • 2004
  • 본 논문에서는 half-bridge inverter를 이용하여 400[W] 고압나트륨 램프용 전자식 안정기를 설계하였다. 제안된 등가 LC 직렬 공진회로에서 인덕터와 커패시터의 값을 이론적으로 계산하고, LC 직렬 half-bridge 회로에 대한 IsSPICE 시뮬레이션을 수행하였다. 계산결과를 검증하기 위해 전자식 안정기를 설계 제작하여 실험을 수행하였다. 실험에 의한 전자식 안정기의 제반특성은 시뮬레이션 결과와 대단히 유사하였다. 실험결과 출력전압 400[W]에서 역률 99.3[%], 전류 전고조파 10.01[%], 램프효율 119[lm/W]의 좋은 성과를 나타내었다.

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구 (A Study on Testable Design and Development of Domino CMOS NOR-NOR Array Logic)

  • 이중호;조상복;정천석
    • 대한전자공학회논문지
    • /
    • 제26권6호
    • /
    • pp.131-139
    • /
    • 1989
  • 본 논문에서는 CMOS 및 domino CMOS 의 특징과 PLA등 array logic의 특징을 동시에 살리면서 동작특성이 좋고 집적도가 높으며 테스트 생성이 쉬운 domino CMOS NOR-NOR array logic의 설계방식을 제안하였다. 이 방식은 pull-down 특성을 개선하여 기생 커패시턴트의 문제점을 해결하며 간단한 부가회로를 사용하여 회로내의 모든 고정들을 검출할 수 있도록 한 testable design 방식이다. PLA의 적항군의 개념 및 특성 행렬을 이용한 테스트 생성 알고리듬과 절차를 제안하였고 이를 PASCAL 언어로 실현하였다. 또한 SPICE 및 P-SPICE를 이용하여 본 설계방식에 대한 검증을 행하였다.

  • PDF

CMMI와 PMBOK의 비교 분석을 통한 정량적 프로젝트 관리 (Quantitative Project Management Using Comparison of CMMI and PMBOK)

  • 김경환;김흥재;박용범
    • 정보처리학회논문지D
    • /
    • 제12D권4호
    • /
    • pp.601-608
    • /
    • 2005
  • 소프트웨어 개발 프로젝트에 있어서 품질, 비용, 개발기간의 개선은 매우 중요하다. 소프트웨어의 품질, 비용, 개발기간의 개선을 위해서는 프로젝트의 결과물만을 다루어서는 안되고 소프트웨어 개발프로세스의 기획과, 프로세스 자체의 개선이 포함되어야 한다. SEI의 CMMI와 ISO/IEC 15504(SPICE)에는 프로젝트 관리를 위한 프로세스가 정의 되어있다. 또한 인력, 자금, 스케줄 등을 포함하여 프로젝트 전체의 진행상황을 관리하는 방법으로 PMBOK가 도입 되었다. PMBOK은 프로젝트 관리 방법에 관해서 CMMI, SPICE보다 상세하게 그리고 구체적인 방법이 제시되어 있어 많은 기업들이 CMMI 혹은 SPICE 에 PMBOK을 통합시켜서 프로젝트 관리를 시도하고 있다. 본 논문에서는 CMMI와 PMBOK를 통합하여 프로젝트 관리에 근W를 따르면서도 PMBOK의 구체적인 관리 방법을 적용할 수 있는 방안을 제안하고 그에 필요한 매트릭스를 제시한다.

희박신호 기법을 이용한 초 분해능 지연시간 추정 알고리즘 (Super-resolution Time Delay Estimation Algorithm using Sparse Signal Reconstruction Techniques)

  • 박형래
    • 전자공학회논문지
    • /
    • 제54권8호
    • /
    • pp.12-19
    • /
    • 2017
  • 본 논문에서는 희박신호 (sparse signal) 기법을 이용하여 대역확산 (spread spectrum) 신호의 지연시간을 추정하는 초 분해능 지연시간 추정 방식을 제안한다. 지금까지 대역확산 신호의 지연시간 추정은 코릴레이션 방식이 주로 이용되어 왔으나 이 방식은 신호들이 한 PN 칩(pseudo-noise chip) 이내의 시간 차로 입사하는 경우에는 지연시간을 정확히 추정할 수 없으며 보다 정확한 추정을 위해 코릴레이션 출력에 대한 추가적인 프로세싱이 필요하다. 최근 들어 희박 신호 (sparse signal) 알고리즘이 도래각 추정 분야에서 각광을 받고 있으며 그 중 SPICE 알고리즘이 가장 대표적이다. 따라서, 본 논문에서는 SPICE 알고리즘을 이용하는 초 분해능 지연시간 추정 알고리즘을 개발하고 ISO/IEC 24730-2.1 RTLS 시스템에 적용하여 MUSIC 알고리즘과 성능을 비교, 분석한다.

단전자 트랜지스터로 구성된 논리 게이트 특성에 관한 연구 (A Study of Single Electron Transistor Logic Characterization Using a SPICE Macro-Modeling)

  • 김경록;김대환;이종덕;박병국
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
    • /
    • pp.111-114
    • /
    • 2000
  • Single Electron Transistor Logic (SETL) can be characterized by HSPICE simulation using a SPICE macro model. First, One unit SET is characterized by Monte-carlo simulation and then we fit SPICE macro-modeling equations to its characteristics. Second, using this unit SET, we simulate the transient characteristics of two-input NAND gate in both the static and dynamic logic schemes. The dynamic logic scheme shows more stable operation in terms of logic-swing and on/off current ratio. Also, there is a merit that we can use the SET only as current on-off switch without considering the voltage gain.

  • PDF

암호통신응용을 위한 MOS 가변저항을 가진 트랜스콘덕터 기반 추아회로의 주파수 해석 (Frequency Analysis of a Transconductor based Chua's Circuit with the MOS Variable Resistor for Secure Communication Applications)

  • 남상국;송한정
    • 한국산학기술학회논문지
    • /
    • 제13권12호
    • /
    • pp.6046-6051
    • /
    • 2012
  • 본 논문에서는 암호화 통신응용을 위한, 트랜스콘덕터에 기반한 비선형 저항으로 이루어진 카오스 추아회로를 구현하였다. 제안하는 회로는 인덕터와 커패시터의 수동소자와, MOS 트랜지스터 기반 가변저항 및 트랜스콘덕터 기반 추아 다이오드로 이루어진다. 제안하는 회로는 SPICE 모의실험결과, 시간파형, 위상특성 및 주파수 해석 등을 통하여 다양한 카오스 다이나믹스를 보여주었다.

Random Forest Model for Silicon-to-SPICE Gap and FinFET Design Attribute Identification

  • Won, Hyosig;Shimazu, Katsuhiro
    • IEIE Transactions on Smart Processing and Computing
    • /
    • 제5권5호
    • /
    • pp.358-365
    • /
    • 2016
  • We propose a novel application of random forest, a machine learning-based general classification algorithm, to analyze the influence of design attributes on the silicon-to-SPICE (S2S) gap. To improve modeling accuracy, we introduce magnification of learning data as well as randomization for the counting of design attributes to be used for each tree in the forest. From the automatically generated decision trees, we can extract the so-called importance and impact indices, which identify the most significant design attributes determining the S2S gap. We apply the proposed method to actual silicon data, and observe that the identified design attributes show a clear trend in the S2S gap. We finally unveil 10nm key fin-shaped field effect transistor (FinFET) structures that result in a large S2S gap using the measurement data from 10nm test vehicles specialized for model-hardware correlation.

박막트랜지스터의 문턱전압 이동 시뮬레이션 방안 (Simulation Method of Threshold Voltage Shift in Thin-film Transistors)

  • 정태호
    • 한국전기전자재료학회논문지
    • /
    • 제26권5호
    • /
    • pp.341-346
    • /
    • 2013
  • Threshold voltage shift caused by trapping and release of charge carriers in a thin-film transistor (TFT) is implemented in AIM-SPICE tool. Turning on and off voltages are alternatively applied to a TFT to extract charge trapping and releasing process. Each process is divided into sequentially ordered processes, which are numerically modeled and implemented in a computer language. The results show a good agreement with the experimental data, which are modeled. Since the proposed method is independent of TFT's behavior models implemented in SPICE tools, it can be easily added to them.

과도상태 시뮬레이션을 사용한 OLED 픽셀 회로의 신뢰성 분석 방안 연구 (Study on the Reliability of an OLED Pixel Circuit Using Transient Simulation)

  • 정태호
    • 반도체디스플레이기술학회지
    • /
    • 제20권4호
    • /
    • pp.141-145
    • /
    • 2021
  • The brightness of the Organic Light Emitting Diode (OLED) display is controlled by thin-film transistors (TFTs). Regardless of the materials and the structures of TFTs, an OLED suffers from the instable threshold voltage (Vth) of a TFT during operation. When designing an OLED pixel with circuit simulation tool such as SPICE, a designer needs to take Vth shift into account to improve the reliability of the circuit and various compensation methods have been proposed. In this paper, the effect of the compensation circuits from two typical OLED pixel circuits proposed in the literature are studied by the transient simulation with a SPICE tool in which the stretched-exponential time dependent Vth shift function is implemented. The simulation results show that the compensation circuits improve the reliability at the beginning of each frame, but Vth shifts from all TFTs in a pixel need to be considered to improve long-time reliability.