• 인터넷정보학회논문지
• /
• 제14권4호
• /
• pp.25-33
• /
• 2013

RFID 시스템에서는 다중 태그가 동일한 주파수로 동시에 리더의 요청에 응답하기 때문에 발생하는 태그 충돌을 중재하는 절차가 필수적이다. 이 절차를 충돌 방지 알고리즘이라 하며 RFID 시스템에서 가장 핵심적인 기술이다. 본 논문에서는 다중 태그의 고속 식별을 위한 4-BPSA(4-Bit Pattern Slot Allocation) 알고리즘을 제안한다. 제안한 알고리즘은 슬롯을 사용하는 트리 기반의 알고리즘으로서 4비트 패턴에 따른 슬롯 할당 기법을 이용하여 정확한 예측을 통해 빠르고 효율적으로 태그를 식별한다. 알고리즘에 대한 수학적 성능 분석을 통해 worst-case에서 4-BPSA의 시간 복잡도가 O(n)이며 기존의 알고리즘에 비해 성능이 개선되었음을 보인다. 또한 MATLAB을 이용한 시뮬레이션 실험을 통한 알고리즘의 성능 평가 결과에 의거해 4-BPSA 알고리즘이 태그당 평균 0.7회의 질의를 수행하며 태그의 개수와 상관없이 안정적인 성능을 보이는 것을 검증하였다.

• 한국터널지하공간학회 논문집
• /
• 제3권4호
• /
• pp.17-24
• /
• 2001

본 연구에서는 시공여건이 유사한 도로터널 4개소을 선정하여 실내시험 및 막장지질조사를 실시하였고 그 결과와 점보드릴을 활용하여 얻을수 있는 비트마모율과 굴착지수의 상관관계를 지보패턴별로 분석하였다. 연구대상 4개 도로터널에 대한 평균비트마모율은 지보패턴별로 11.85%에서 3.25%로 차이를 보였고 굴착지수는 주로 파쇄대의 발달정도에 따라 변동이 발생하였다.

• 한국군사과학기술학회지
• /
• 제19권4호
• /
• pp.492-499
• /
• 2016

Null pattern synthesis method using the Quantum-inspired Evolutionary Algorithm(QEA) is described in this study. A $12{\times}12$ planar array antenna is considered and each element of the array antenna is controlled by 6-bit phase shifter. The maximum number of iteration of 500 is used in simulation and the rotation angle for updating Q-bit individuals is determined to make the individual converge to the best solution and is summarized in a look-up table. In this study we showed that QEA can satisfactorily synthesize the null pattern using smaller number of individuals compared with the conventional Genetic Algorithm.

• 한국멀티미디어학회논문지
• /
• 제3권4호
• /
• pp.372-379
• /
• 2000

본 논문에서는 비트패턴을 기반으로 한 고속의 적응적 가변 블록 움직임 예측 알고리즘을 제안한다. 제안된 방법은 블록 내의 평균값을 기준으로 8bit 화소값을 0과 1의 비트패턴으로 변환한 후 블록의 움직임 예측을 수행한다. 비트변환을 통한 영상의 단순화는 움직임 추정의 계산적 부담을 감소시켜 빠른 탐색을 가능하게 한다. 그리고 블록 내의 움직임 정도를 미리 판별하여 이를 기반으로 한 적응적 탐색이 불필요한 탐색을 제거하고 움직임이 큰 블록에서는 정합 과정을 심화시켜 보다 빠르고 정확한 움직임 예측을 수행한다. 본 제안된 방식을 가지고 실험한 결과, 한 프레임 당 적은 수의 블록으로 고정된 크기의 블록을 가진 전역 탐색블록 정합 알고리즘(full search block matching algorithm; FS-BMA)보다 예측 에러를 적게 발생시켜 평균 0.5dB 정도의 PSNR 개선을 가져왔다.

• 한국멀티미디어학회논문지
• /
• 제4권5호
• /
• pp.390-395
• /
• 2001

본 논문에서는 비트패턴을 이용한 고속 워핑 예측을 제안한다. 워핑 예측은 이웃한 노드들의 움직임 벡터에서 움직임 정보를 가져오는 공간적인 의존성 때문에 최적의 움직임을 찾기 위해서는 반복적인 탐색을 요구한다. 반복적인 탐색에 의해 발생하는 연산량의 증가는 워핑 예측의 사용을 저해하는 큰 이유 중의 하나이다. 본 논문에서 제안한 방법은 비트패턴을 이용해서 움직임 여부를 판단한다 움직임이 없는 영역에서의 의미없는 움직임 예측을 제거하고, 움직임이 있는 영역에서만 워핑 예측을 수행함으로써 빠른 움직임 예측이 가능하게 된다. 제안된 방법으로 실험한 결과 기존의 워핑 예측을 수행했을 때보다 성능은 근접하면서도 연산량이 75% 이상 감소하였다

• 대한전자공학회논문지
• /
• 제18권4호
• /
• pp.34-42
• /
• 1981

PMOS집적기술을 이용하여 512-Bit mask programmable ROM을 설계하고 제작하였다. ROM의 내용은 제작공정에서 gate pattern으로 기억시켰으며 chip의 출력을 512(32×16)개의 점의 행렬로써 오실로스코프에 나타내어 확인하였다. 제작된 chip은 -6V와 - l2V의 범위에서 정상적으로 동작하였다 소모전력과 전달지연시간은 -6V에서 각각 3mW와 13μsec였다. -12V에서는 소모전력이 27mW로 증가하였으며 전달지연시간은 3μsec로 감소하였다. Chip의 출력은 TTL gate의 인력을 직접 구동시킬 수 있었으며 chip select에 의하여 출력을 disable 시켰을 때는 높은 임피던스 상태를 유지하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제3권3호
• /
• pp.1-7
• /
• 2002

The developed patterns by direct writing of electron beam are measured by AFM, FESEM and optical profiler of WYKO NT3300. From different measurement methods, the measured linewidths of the patterns are shown a little bit wider than designed pattern size due to electrons scattering effect during direct writing of electron beam. The optimized conditions of these experiments are suggested and explained for the forming of structures below 0.1 ㎛ dimension size. Because of electron scattering effects from the different under layers such as Si, Si$_3$N$_4$ and aluminum, the developed pattern size is also influenced by the accelerated energy of electrons, dose, resist and soft and hard bake conditions in PMMA. The distributions of electron beam and calculations of backscattering coefficient are demonstrated by Monte Carlo simulation. From the measured results, the developed linewidth of PMMA/Al /silicon is shown a little bit wider than that of PMMA/Si$_3$N$_4$/silicon structure due to the backscattering effects.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.405-414
• /
• 2016

IC-implementations provide high performance for solving the high computational cost of pattern matching but have relative low flexibility for satisfying different applications. In this paper, we report an associative memory architecture for k nearest neighbor (KNN) search, which is one of the most basic algorithms in pattern matching. The designed architecture features reconfigurable vector-component parallelism enabled by programmable switching circuits between vector components, and a dedicated majority vote circuit. In addition, the main time-consuming part of KNN is solved by a clock mapping concept based weighted frequency dividers that drastically reduce the in principle exponential increase of the worst-case search-clock number with the bit width of vector components to only a linear increase. A test chip in 180 nm CMOS technology, which has 32 rows, 8 parallel 8-bit vector-components in each row, consumes altogether in peak 61.4 mW and only 11.9 mW for nearest squared Euclidean distance search (at 45.58 MHz and 1.8 V).

• Progress in Superconductivity
• /
• 제6권1호
• /
• pp.7-12
• /
• 2004

Due to the very fast switching speed of Josephson junctions, superconductive digital circuit has been a very good candidate fur future electronic devices. High-speed and Low-power microprocessor can be developed with Josephson junctions. As a part of an effort to develop superconductive microprocessor, we have designed an RSFQ 4-bit ALU (Arithmetic Logic Unit) in a pipelined structure. To make the circuit work faster, we used a forward clocking scheme. This required a careful design of timing between clock and data pulses in ALU. The RSFQ 1-bit block of ALU used in this work consisted of three DC current driven SFQ switches and a half-adder. We successfully tested the half adder cell at clock frequency up to 20 GHz. The switches were commutating output ports of the half adder to produce AND, OR, XOR, or ADD functions. For a high-speed test, we attached switches at the input ports to control the high-speed input data by low-frequency pattern generators. The output in this measurement was an eye-diagram. Using this setup, 1-bit block of ALU was successfully tested up to 40 GHz. An RSFQ 4-bit ALU was fabricated and tested. The circuit worked at 5 GHz. The circuit size of the 4-bit ALU was 3 mm ${\times}$ 1.5 mm, fitting in a 5 mm ${\times}$ 5 mm chip.

• Journal of Magnetics
• /
• 제6권4호
• /
• pp.109-118
• /
• 2001

A computer simulation, utilizing the Landau-Lifshitz-Gilbert equation, of ultra-high- density recording on continuous longitudinal media is carried out. The two important features of this work are the use of a planar-type head, which enables a high write field of 14183 Oe ts be generated at the center of the recording medium, and the media with very high coercivities up to 13010 Oe. From a systematic investigation, it is found that the optimum write field is higher than the medium coercivity by only 3400 Oe over a wide coercivity range. This new finding allows one to write an a medium with a very high coercivity by using a planar-type head. It is demonstrated that a reasonably good bit pattern with a bit density of 605 kfci is generated on the medium with a coercivity of l1720 Oe, and, combined with a high track pitch density of 100 ktpi, a recording density of 60 Gb/in$^2$can be obtained in a single layer medium. With an improved write- head designs even a higher recording density of 75 Gb/in$^2$may be possible since comparison of the results for the bit pattern from the present head profile and the ideal Lindholm profile indicates an increase in the track pitch density of about 27%. Even at this density, the thermal stability parameter (KV/kT) at room temperature is high enough (60) to provide ample room for thermal stability.