• 한국통신학회논문지
• /
• 제36권9C호
• /
• pp.555-563
• /
• 2011

본 논문에서는 움직임 추정 (motion estimation, ME), 컬러 라벨링(labeling) 그리고 Non-local mean 필터를 이용하여 2D 영상을 3D 업체 영상으로 변환하는 기법을 제안한다. 제안하는 기법에서는 먼저 프레임 간의 움직임을 추정하여 객체의 움직임 벡터를 추출하고 주어진 영상에 대해 컬러 라벨링 작업을 수행하여 영상을 분리한다. 움직임 추정 결과와 컬러 라벨링 결과를 비교 분석하여 영상내의 객체를 추출하고 추출된 객체를 이동하여 우 영상을 생성하게 되는데 이때 우 영상을 생성하는 과정에서 채워지지 않은 가려짐 영역이 발생하며 전체 화소간의 상관도를 고려하는 Non-local mean 필터를 사용하여 보상한다. 이후 원본 영상인 좌 영상과 생성된 우 영상으로 비윌 주사하여 최종 3D 업체 영상을 재현한다. 실험 결과를 통해 제안된 기법으로 생성된 3D 업체 영상에서 객체위주의 안정된 업체 변환이 수행되는 것을 확인할 수 있었다.

• Asian-Australasian Journal of Animal Sciences
• /
• 제7권3호
• /
• pp.435-440
• /
• 1994

Postweaning performance data were obtained on 401 group fed purebred Angus calves from 24 selected sires (12 high and 12 low feed conversion sires) from 1983 through 1986 at the Northwestern Branch of the Ohio Agricultural Research and Development Center. The objective of this study was to determine the interrelationships between body measurements and 140-d feed conversion (feed/gain) adjusted for maintenance (ADJFC), 140-d feed conversion unadjusted for maintenance (UNADFC) and feed conversion measured until progeny reached 8.89 mm of backfat (FC). Variables measured at the completion of the 140-d postweaning period included hip peight (HH), chest depth (CD), chest width (CW), head width (HDW), head length (HDL), heart girth (HG), muzzle circumference (MC), backfat thickness (BF), length between hooks aod pins (HOPIN) and length between shoulder and hooks (SHHO). Measurements were taken from progeny born from 1983 through 1986 for HH and BF, while others, except chest measurements (CD and CW), which were available only in 1985, were taken from progeny born in 1985 and 1986. Negative phenotypic correlations were found for UNADFC, ADJFC and FC. respectively, with HG (-0.76, -0.65 and -0.85), HOPIN (-0.05, -0.28 and -0.09), HDL (-0.63, -0.66 and -0.57), MC (-0.12, -0.35 and - 0.25), HH (-0.38, -0.29 and -0.001), BF(-0.29, -0.31 and -0.12) and CW (-0.03, -0.35 and -0.58). In general, fatter animals with larger HG, longer HDL and greater MC had better feed conversion.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.408-412
• /
• 2018

이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2008년도 정보통신설비 학술대회
• /
• pp.414-417
• /
• 2008

This paper presents the design and analysis of 2.45GHz Low-IF Mixer using CMOS 0.18um. The Mixer is implemented by using the Gilbert-type configuration, current bleeding technique, and the resonating technique for the tail capacitance. And the design of this Double Balance Mixer is based on its lineaity since it is important in the interference cancellation system. The low flicker noise mixer is implemented by incorporating a double balanced Gilber-type configuration, the RF leakage-less current bleeding technique, and Cp resonating technique. The proposed mixer has a simulated conversion gain of 16dB a simulated IIP3 of -3.3dBm and P1dB is -19dBm. A simulated noise figure of 6.9dB at l0MHz and a flicker corner frequency of 510kHz while consuming only 10.65mW od DC power. The layout of Mixer for one-chip design in a 0.18-um TSMC process has 0.474mm$\times$0.39 mm size.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권3호
• /
• pp.153-159
• /
• 2009

A CMOS frequency synthesizer for $5{\sim}6$ GHz UNII-band sub-harmonic direct-conversion receiver has been developed. For quadrature down-conversion with sub-harmonic mixing, octa-phase local oscillator (LO) signals are generated by an integer-N type phase-locked loop (PLL) frequency synthesizer. The complex timing issue of feedback divider of the PLL with large division ratio is solved by using multimodulus prescaler. Phase noise of the local oscillator signal is improved by employing the ring-type LC-tank oscillator and switching its tail current source. Implemented in a $0.18{\mu}m$ CMOS technology, the phase noise of the LO signal is lower than -80 dBc/Hz and -113 dBc/Hz at 100 kHz and 1MHz offset, respect-tively. The measured reference spur is lower than -70 dBc and the power consumption is 40 m W from a 1.8 V supply voltage.

• Journal of electromagnetic engineering and science
• /
• 제4권4호
• /
• pp.143-149
• /
• 2004

This paper describes characteristics of the single-balanced low IF resistive FET mixer for the digital beam forming(DBF) receiver. This DBF receiver based on the direct conversion method is designed with Low IF I and Q channel. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(IF) considered in this research are 1950 MHz, 1940 MHz and 10 MHz, respectively. Super low noise HJ FET of NE3210S01 is considered in design. The measured results of the proposed mixer are observed IF output power of -22.8 dBm without spurious signal at 10 MHz, conversion loss of -12.8 dB, isolation characteristics of -20 dB below, 1 dB gain compression point(PldB) of -3.9 dBm, input third order intercept point(IIP3) of 20 dBm, output third order intercept point(OIP3) of 4 dBm and dynamic range of 30 dBm. The proposed mixer has 1.0 dB higher IIP3 than previously published single-balanced resistive and GaAs FET mixers, and has 3.0 dB higher IIP3 and 4.3 dB higher PldB than CMOS mixers. This mixer was fabricated on 0.7874 mm thick microstrip $substrate(\varepsilon_r=2.5)$ and the total size is $123.1\;mm\times107.6\;mm$.

• 대한전자공학회논문지TC
• /
• 제42권5호
• /
• pp.55-60
• /
• 2005

본 논문에서는 cascode 하모닉 발생기를 이용하여 V-band MIMIC (Millimeter-wave Monolithic Integrated Circuit) quadruple subharmonic 믹서를 설계 및 제작하였다. 고변환 이득 특성을 위하여 cascode 하모닉 발생기를 제안하였다. 제안된 cascode 하모닉 발생기는 기존의 multiplier 구조의 비해 평균 2.9 dB 및 최대 4 dB의 높은 4차 하모닉 출력 특성을 나타내었다. 제작된 V-band subharmonic 믹서의 측정결과 14.5 GHz LO 신호를 13 dBm의 크기로 입력하였을 때 3_4 dB의 높은 변환이득 특성을 얻었다. 또한 -53.6 dB의 LO-to-IF, -46.2 dB의 우수한 LO-to-RF 격리 특성을 나타내었다. 제작된 밀리미터파 subharmonic 믹서는 기존에 발표된 밀리미터파 대역의 subharmonic 믹서에 비해 우수한 변환이득 특성을 나타내었다.

• 한국정보통신학회논문지
• /
• 제18권10호
• /
• pp.2443-2450
• /
• 2014

깊이 영상을 이용한 동작 인식 시스템에서는 효율적인 알고리즘 적용을 위하여 깊이 영상을 3차원 점군 데이터로 구성되는 실제 공간으로 변환하여 알고리즘을 적용한 후 투영공간으로 변환하여 출력한다. 하지만 변환 과정 중 반올림 오차와 적용되는 알고리즘에 의한 데이터 손실이 발생하게 된다. 본 논문에서는 3차원 점군 데이터에서 깊이 영상으로의 변환 시 반올림 오차와 영상의 크기 변화에 따른 데이터 손실이 발생하지 않는 효율적인 방법과 이를 하드웨어로 구현 하는 방법을 제안 하였다. 최종적으로 제안된 알고리즘은 OpenCV와 Window 프로그램을 사용하여 소프트웨어적으로 알고리즘을 검증하였고, Kinect를 사용하여 실시간으로 성능을 테스트하였다. 또한, Verilog-HDL을 사용하여 하드웨어 시스템을 설계하고, Xilinx Zynq-7000 FPGA 보드에 탑재하여 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1046-1049
• /
• 2002

In this paper, a sub-harmonic dual-gate FET mixer for IMT-2000 base-station was designed by using single-gate FET cascode structure and driven by the second order harmonic component of LO signal. The dual-gate FET mixer has the characteristic of high conversion gain and good isolation between ports. Sub-harmonic mixing is frequently used to extend RF bandwidth for fixed LO frequency or to make LO frequency lower. Furthermore, the LO-to-RF isolation characteristic of a sub-harmonic mixer is better than that of a fundamental mixer because the frequency separation between the RE and LO frequency is large. As RF power is -30dBm and LO power is 0dBm, the designed mixer shows the -47.17dBm LO-to-RF leakage power level, 10dB conversion gain, -0.5dBm OIP3, -10.5dBm IIP3 and -1dBm 1dB gain compression point.

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.77-84
• /
• 2007

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 이용하여 서브샘플링 직접변환방식 RF 수신기용을 위한 광대역 저잡음 증폭기를 구현하였다. 인버터-형태의 트랜스임피던스 입력단과 3차의 Chebyshev 매칭네트워크를 사용함으로써, 제안한 광대역 저잡음 증폭기 회로는 5.35GHz의 대역폭, $12\sim18dB$의 전력이득, $6.9\sim10.8dB$의 NF, 대역폭 내에서의 -10dB 이하의 입력 임피던스 매칭과 -24dB 이하의 출력 임피던스 매칭을 얻었다. 제작한 칩은 1.8V 단일 전원전압으로 부터 32.4mW의 전력소모를 가지며, $0.56\times1.0mm^2$의 칩 사이즈를 갖는다.