• 제목/요약/키워드: 3D 설계

검색결과 6,448건 처리시간 0.034초

마이크로머시닝 기술을 이용한 밀리미터파 Cavity 공진기 설계 (Millimeter Wave Cavity Resonators Using Micromachining Technique)

  • 송기재;윤법상;배중선;박경열;이현태
    • 한국전자파학회:학술대회논문집
    • /
    • 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
    • /
    • pp.109-112
    • /
    • 2000
  • 본 논문은 마이크로머시닝 기술을 이용한 밀리미터파 대역의 공진기 설계를 제시한다. 밀리미터파 대역에서 3D 설계 tool인. HP HFSS ver. 5.5를 사용하였다. One-port cavity 공진기는 공진 주파수가 39.34 GHz., 반사 손실은 14.5 dB, 그리고, loaded Q (Q$_1$)는 150 을 보인다. Two-port cavity 공진기의 경우, 공진 주파수는 39GHz이고, 삽입 손실과 반사 손실은 각각 4.6 dB 와 19.8 dB. 그리고 loaded Q와 unloaded Q는 각각 44.3과 107로 측정되었다.

  • PDF

플로어플랜 기법에 따른 3차원 멀티코어 프로세서의 성능, 전력효율성, 온도 분석 (Analysis of Performance, Energy-efficiency and Temperature for 3D Multi-core Processors according to Floorplan Methods)

  • 최홍준;손동오;김종면;김철홍
    • 정보처리학회논문지A
    • /
    • 제17A권6호
    • /
    • pp.265-274
    • /
    • 2010
  • 공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다.

3차원 CG설계를 이용한 실내건축공사의 원가 및 리스크 절감 (Reductions in the Cost and Risk of Interior Construction Using 3D CG Design)

  • 이준섭;방홍순;김옥규
    • 한국건축시공학회:학술대회논문집
    • /
    • 한국건축시공학회 2021년도 봄 학술논문 발표대회
    • /
    • pp.285-286
    • /
    • 2021
  • These days, interior construction is performed to prevent the deterioration of old building finishings or to make distinctive designs. In case of interior construction, a construction cost is estimated through basic 2D drawings in the design step. Accordingly, an efficient construction plan and direction is established according to budget. In such a case, construction is dependent on 2D drawings. At that time, a risk can occur easily. This study is aimed at reducing the cost and risk of interior construction by implementing 3D drawings with the use of the visual data of 2D drawings. For accurate analysis, 2D drawings were completed, and then 3D interior construction modeling for various buildings was conducted with the 3D modeling software 3D Max. According to the 3D modeling, it reduced the cost and risk more than 2D drawings based design, and influenced the improvement in the understanding of orderers and workers.

  • PDF

저전압 3V CMOS 프로그래머블 이득 증폭기 설계 (Design of A Low-voltage 3V CMOS Programmable Gain Amplifier)

  • 송제호;방준호;유재영
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2011년도 춘계학술논문집 1부
    • /
    • pp.358-361
    • /
    • 2011
  • 본 논문에서는 ADSL용 아날로그 Front-end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0dB에서 30dB까지 이득을 조정해주며, 송신단의 PGA는 138kHz의 저역필터와 연결하여 -15dB에서 0dB까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램될 수 있도록 설계하였다. 설계된 PGA는 $0.35{\mu}m$ CMOS 파라미터를 이용하여 Hspice 시뮬레이션으로 그 특성을 확인하였다.

  • PDF

3G, 4G LTE 환경에 적합한 0.11μm CMOS 저전력, 광대역의 저잡음증폭기 설계 (0.11μm CMOS Low Power Broadband LNA design for 3G/4G LTE Environment)

  • 송재열;이경훈;박성모
    • 한국전자통신학회논문지
    • /
    • 제9권9호
    • /
    • pp.1027-1034
    • /
    • 2014
  • 3G부터 4G LTE까지의 전체 대역에 적용이 가능한 저전력, 광대역 저잡음증폭기를 설계하였다. 설계한 광대역 다중입력 저잡음증폭기는 기존의 3G인 CDMA의 대역인 1.2GHz대역과 LTE대역인 2.5GHz대역까지 넓은 주파수 대역을 안정적으로 증폭이 가능하고, 다중입력방식을 통해 입력신호의 크기에 관계없이 안정적인 증폭이 가능하도록 설계하였다. 설계된 저잡음증폭기는 1.2V의 공급전압에서 약 0.6mA의 전류를 소모하고, 이는 Cadence사의 컴퓨터 시뮬레이션을 통해 검증하였다. 낮은 입력신호에 대응한 증폭은 최대 20dB이고, 신호에 따라 최저 -10dB의 이득값을 얻을 수 있었다. 잡음특성(NF : Noise Figure)은 High Gain모드에서 15dB이하, Low Gain 모드에서 3dB이하를 가진다.

밀리미터파 대역에서 액정 폴리머(Liquid Crystal Polymer) 기판을 이용한 대역통과필터 비교 (Comparison of Band Pass Filter Performance Using Liquid Crystal Polymer Substrate in Millimeter-Wave Band)

  • 오연정;이재영;최세환
    • 마이크로전자및패키징학회지
    • /
    • 제28권2호
    • /
    • pp.39-44
    • /
    • 2021
  • 본 논문에서는 밀리미터파 대역에서 헤어핀 타입과 인터디지털 타입 두 종류의 대역통과필터(BPF)를 LCP(Liquid Crystal Polymer)와 PTFE(Polytetrafluoroethylene) 두 종류의 기판을 이용하여 설계 하고 성능을 비교하였다. 제안된 BPF의 통과 대역은 26.5 GHz~27.3 GHz 대역이며, 필터의 차수는 3차로 선택하였다. 제안된 BPF의 성능 비교는 기판 종류와 타입에 따른 대역폭(Bandwidth)과 통과 대역 내 삽입손실(Insertion Loss)과 평탄도(in-band Flatness) 등을 비교하였다. S21이 -3 dB가 되는 대역폭을 비교하였을 때 제안된 4 개의 BPF 중 PTFE 기판에 설계된 인터디지털 타입이 7.8 GHz로 가장 넓게 설계되었으며, LCP 기판에 설계된 헤어핀 타입 BPF가 4.2 GHz로 가장 협소한 대역폭을 가지는 것으로 나타났다. 통과 대역 내 삽입손실은 PTFE 기판에 설계된 헤어핀 타입 BPF가 -0.667 dB 이상으로 가장 우수하고 LCP 기판에 설계된 헤어핀 타입 BPF가 -0.937 dB 이상으로 가장 낮았으나, 0.27 dB의 근소한 차이임을 확인했다. 통과 대역 내 평탄도의 경우 PTFE 기판에 설계된 인터디지털 타입 BPF가 0.017 dB로 가장 우수하였고, LCP 기판에 제작된 헤어핀 타입이 0.07 dB로 가장 낮았으나 0.053 dB의 근소한 차이였다. 따라서, 밀리미터파 대역에서 LCP 기판을 이용한 대역통과 필터는 PTFE 기판을 이용한 대역통과필터와 비슷한 성능을 도출할 수 있을 것으로 사료된다.

900 MHz CMOS 저잡음 증폭기의 설계 (Design of 900 MHz CMOS Low Noie Amplifier)

  • 윤상영;윤헌일;정용채;정항근;황인갑
    • 한국전자파학회논문지
    • /
    • 제11권6호
    • /
    • pp.893-899
    • /
    • 2000
  • 본 논문에서는 0.65 $\mu$m CMOS 공정을 이용한 900MHz 대역의 저잡음 증폭기를 설계하였다. 입력 매칭은 전력소모가 가정 적고 NF도 가장 작은 인덕터 종단 정합회로를 사용하였다. 온칩 상에 바이어스 안정화를 포한시켰으며, 전원은 3V를 공급하였을 때 전력 소모는 39mW이다. 설계된 저잡음 증폭기의 특성능 900MHz 대역에서 13.2dB의 이득과 4.8dB의 Noise Figure가 측정이 되었다. 입력 반사손실으 -26dB, 츨력반사 손실은 -17dB을 얻었으며, 입력 1-dB 억압 -12dBm을 얻었다.

  • PDF

7 GHz 대역 100 mW 주파수 3체배기의 제작 (Design of 100mW Frequency Tripler Operating at 7 GHz)

  • 노희정;주재현;구경헌
    • 한국항행학회논문지
    • /
    • 제14권1호
    • /
    • pp.20-26
    • /
    • 2010
  • 본 논문에서는 PHEMT 소자를 이용하여 100mW급 중전력 주파수 3체배기를 설계하였다. 이 주파수 3체배기는 목적하는 주파수 7.2 GHz를 얻기 위하여 2.4 GHz 입력주파수를 정수 체배하여, 3차 고조파를 발생시키는 비선형 소자를 이용하였다. 이 3체배기는 로드-풀 시뮬레이션을 이용하여 설계하였고 출력단에서 기본파와 2차 고조파를 억압하기 위하여 노치필터를 이용하였다. 설계된 3체배기는 출력전력이 21 dBm, 체배 이득이 6 dB이며 기본파는 약 20 dBc, 2차고조파는 약 30 dBc의 고조파억압특성을 나타내었다.

3D 스캔 분석을 통한 전통조경 계획 및 설계 활용방안 (A Measure of Landscape Planning and Design Application through 3D Scan Analysis)

  • 신현실
    • 한국전통조경학회지
    • /
    • 제36권4호
    • /
    • pp.105-112
    • /
    • 2018
  • 본 연구는 조경계획 및 설계 분야에 3D 스캔기술을 적용하기 위한 연구로 전통조경공간 계획설계에 대한 디지털화 방안을 모색하고자 담양 소쇄원과 성락원을 대상으로 3D 스캔을 실시한 결과는 다음과 같다. 첫째, 3D 스캔을 통한 전통정원의 실측 결과 각 관측지점에서 취득한 점 데이터를 기반으로 좌표값의 병합, 데이터의 후처리 과정을 통해 ${\pm}3-5mm$ 오차의 정밀한 3차원의 모델링을 구축 되는 것을 확인하였다. 둘째, 3D 측량 결과 소쇄원의 경우는 제월당, 광풍각과 주변의 담장과 석축, 애양단 담장 등에 대한 측량 데이터를 얻었으며 성락원은 영벽지 일대의 지형과 바위각자, 송석정 일대의 암반부와 수로 주변에 대한 측량 데이터를 얻었다. 위의 자료들은 정원의 변화모습도 모니터링 할 수 있다는 장점이 있다. 셋째, 3D 스캔을 통해 구축된 공간정보는 정밀실측데이터를 포함하고 있는 3차원상의 도면 작성과 점검 툴을 구축할 수 있으며, 이러한 과정은 조경공간의 실측과 조사 과정에서 시간과 인력에 대한 경제성을 확보할 수 있었다. 또한 3차원상의 1:1 스케일을 지닌 모델링은 설계 규모에 따라 신뢰할만한 공간데이터가 유지된 채 특정 크기로 재가공할 수 있다는 점에서 효율성이 높을 것으로 기대된다. 이외에 장기적 관점에서 3D 스캔 데이터의 구축은 시간의 경과에 따른 전통조경공간의 변화를 예측하고 시뮬레이션 하는데 용이하다.

모바일 그래픽스 응용을 위한 부동소수점 승산기의 설계 (Design of Floating-Point Multiplier for Mobile Graphics Application)

  • 최병윤
    • 한국정보통신학회논문지
    • /
    • 제12권3호
    • /
    • pp.547-554
    • /
    • 2008
  • 본 논문에서는 2단 파이프라인 구조의 부동 소수점 승산기 회로를 설계하였다. 부동 소수점 승산기는 3차원 그래픽 API인 OpenGL과 Direct3D를 위한 단일 정밀도 곱셈 연산을 지원하며, 포화 연산, 면적 효율적인 점착(sticky) 비트 발생기 및 플래그 프리픽스 가산기를 결합하여, 면적 효율적이며 적은 파이프라인 지연 구조를 갖는다. 설계된 회로는 $0.13{\mu}m$ CMOS 표준 셀을 사용하여 합성 한 결과 약 4-ns의 지연시 간을 갖고 있으며, 약 7,500개로 구성된다. 설계된 부동 소수점 승산기의 최대 연산 성능은 약 250 MFLOPS이므로, 3차원 모바일 그래픽 분야에 효율적으로 적용 가능하다.