• 제목/요약/키워드: 3-D heterogeneous integration

검색결과 20건 처리시간 0.025초

3-D Hetero-Integration Technologies for Multifunctional Convergence Systems

  • 이강욱
    • 마이크로전자및패키징학회지
    • /
    • 제22권2호
    • /
    • pp.11-19
    • /
    • 2015
  • Since CMOS device scaling has stalled, three-dimensional (3-D) integration allows extending Moore's law to ever high density, higher functionality, higher performance, and more diversed materials and devices to be integrated with lower cost. 3-D integration has many benefits such as increased multi-functionality, increased performance, increased data bandwidth, reduced power, small form factor, reduced packaging volume, because it vertically stacks multiple materials, technologies, and functional components such as processor, memory, sensors, logic, analog, and power ICs into one stacked chip. Anticipated applications start with memory, handheld devices, and high-performance computers and especially extend to multifunctional convengence systems such as cloud networking for internet of things, exascale computing for big data server, electrical vehicle system for future automotive, radioactivity safety system, energy harvesting system and, wireless implantable medical system by flexible heterogeneous integrations involving CMOS, MEMS, sensors and photonic circuits. However, heterogeneous integration of different functional devices has many technical challenges owing to various types of size, thickness, and substrate of different functional devices, because they were fabricated by different technologies. This paper describes new 3-D heterogeneous integration technologies of chip self-assembling stacking and 3-D heterogeneous opto-electronics integration, backside TSV fabrication developed by Tohoku University for multifunctional convergence systems. The paper introduce a high speed sensing, highly parallel processing image sensor system comprising a 3-D stacked image sensor with extremely fast signal sensing and processing speed and a 3-D stacked microprocessor with a self-test and self-repair function for autonomous driving assist fabricated by 3-D heterogeneous integration technologies.

슈퍼 칩 구현을 위한 헤테로집적화 기술 (Ultimate Heterogeneous Integration Technology for Super-Chip)

  • 이강욱
    • 마이크로전자및패키징학회지
    • /
    • 제17권4호
    • /
    • pp.1-9
    • /
    • 2010
  • 삼차원 집적화기술의 현황과 과제 및 향후에 요구되어질 새로운 삼차원 집적화기술의 필요성에 대해 논의를 하였다. Super-chip 기술이라 불리우는 자기조직화 웨이퍼집적화 기술 및 삼차원 헤테로집적화 기술에 대해 소개를 하였다. 액체의 표면장력을 이용하여지지 기반위에 다수의 KGD를 일괄 실장하는 새로운 집적화 기술을 적용하여, KGD만으로 구성된 자기조직화 웨이퍼를 다층으로 적층함으로써 크기가 다른 칩들을 적층하는 것에 성공을 하였다. 또한 삼차원 헤테로집적화 기술을 이용하여 CMOS LSI, MEMS 센서들의 전기소자들과 PD, VC-SEL등의 광학소자 및 micro-fluidic 등의 이종소자들을 삼차원으로 집적하여 시스템화하는데 성공하였다. 이러한 기술은 향후 TSV의 실용화 및 궁극의 3-D IC인 super-chip을 구현하는데 필요한 핵심기술이다.

Wafer-Level Three-Dimensional Monolithic Integration for Intelligent Wireless Terminals

  • Gutmann, R.J.;Zeng, A.Y.;Devarajan, S.;Lu, J.Q.;Rose, K.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제4권3호
    • /
    • pp.196-203
    • /
    • 2004
  • A three-dimensional (3D) IC technology platform is presented for high-performance, low-cost heterogeneous integration of silicon ICs. The platform uses dielectric adhesive bonding of fully-processed wafer-to-wafer aligned ICs, followed by a three-step thinning process and copper damascene patterning to form inter-wafer interconnects. Daisy-chain inter-wafer via test structures and compatibility of the process steps with 130 nm CMOS sal devices and circuits indicate the viability of the process flow. Such 3D integration with through-die vias enables high functionality in intelligent wireless terminals, as vertical integration of processor, large memory, image sensors and RF/microwave transceivers can be achieved with silicon-based ICs (Si CMOS and/or SiGe BiCMOS). Two examples of such capability are highlighted: memory-intensive Si CMOS digital processors with large L2 caches and SiGe BiCMOS pipelined A/D converters. A comparison of wafer-level 3D integration 'lith system-on-a-chip (SoC) and system-in-a-package (SiP) implementations is presented.

CORBA를 이용한 인터넷 GIS 통합 시스템 설계 (Design of Internet GIS Integration System using CORBA)

  • 강병극;남광우;김상호;이성호;류근호
    • 정보처리학회논문지D
    • /
    • 제8D권3호
    • /
    • pp.193-202
    • /
    • 2001
  • 기존의 지리정보시스템을 구성하는 컴포넌트들은 물리적으로 단일 시스템에서 동작되어 왔다. 인터넷 기술의 급속한 발전으로, 사용자들은 각각의 지리정보시스템 자체 데이터는 물론, 이질적인 다른 여러 지리정보시스템의 데이터베이스에 접근을 요구하며 지리정보의 공유를 요구하고 있다. 그러나, 많은 지리정보시스템은 자체의 데이터 포맷과 상이한 데이터를 처리하지 못하는 단점을 가지고 있다. 따라서, 이 논문에서는 이러한 문제를 해결하기 위하여 분산 객체 기술인 코바 미들웨어를 이용하고, 클라이언트와 서버 계층에 조정자(mediator)와 랩퍼(wrapper) 기술을 도입해서 이질적이고 원격의 지리정보시스템을 통합할 수 있는 시스템을 제안한다.

  • PDF

규칙 기반 추론을 이용한 이기종 시스템간의 제품 정보 상호운용에 관한 연구 (A Study on the Product Information Interoperability between Heterogeneous Systems using Rule-based Reasoning)

  • 이상석;양태호;이덕희;오석찬;노상도
    • 산업공학
    • /
    • 제24권3호
    • /
    • pp.248-257
    • /
    • 2011
  • The amount of Meta-data to be managed increases with development of information technology. However, when trying to integrate and share product information of heterogeneous systems within or between companies, sharing of information is impossible if product information classification systems are different. Due to the situation mentioned above, engineers judge the product information classification system and maps corresponding Meta-data for document-based sharing. Judging exponentially increasing amount of data by engineers and sharing product information using documents create great amount of time delay and errors in data handling. Therefore, construction of a system for integrated management and interoperability between product information based on semantic information similar to engineer's judgment is required. This paper proposes a methodology and necessity of a system for interoperability of product information based on semantic web, and also designs a system to integrate heterogeneous systems with different product information using rule based reasoning. This paper also suggests a system base for interoperability and integration of product information between heterogeneous systems by integrating the product information classification system semantically.

Implementation of AESA Radar Integration Analysis System by using Heterogeneous Media

  • Min-Jung Kang
    • 한국컴퓨터정보학회논문지
    • /
    • 제29권3호
    • /
    • pp.117-125
    • /
    • 2024
  • 본 논문은 다양한 매체를 활용하여 레이다 개발에 특화된 능동 전자 주사식 위상 배열(AESA, Active Electronically Scanned Array) 레이다 통합 분석 시스템을 구현하고 제안한다. 대부분 분석 시스템은 결함의 원인을 분석하고 개선하기 위해 활용되어 시험을 수월하게 한다. 그러나 기존에 텍스트 기반의 로그 분석 시스템은 로그 정보가 많으면 직관적이지 않고 원하는 정보를 한 번에 찾기 어려워 장비 결함 발생 시 결함의 원인을 분석하기에는 한계가 있다. 따라서 본 논문의 분석 시스템은 다양한 매체를 활용한다. 본 논문에서 정의하는 매체란 텍스트 기반의 데이터를 기록하고, 데이터를 이미지 및 영상으로 전시하며 데이터를 시각화하는 것을 말한다. 제안하는 분석 시스템은 레이다 장치 간에 송수신된 데이터, 레이다 표적 탐지 추적 알고리즘 데이터 등을 분류하여 저장하고 레이다 작동 결과 및 장비 결함 정보를 실시간 전시하고 시각화한다. 이 분석 시스템을 통해 사용자에게 원하는 정보를 빠르게 제공하고 완성도 높은 레이다 개발에 도움을 준다.

웨이퍼 레벨 3D Integration을 위한 Ti/Cu CMP 공정 연구 (Ti/Cu CMP process for wafer level 3D integration)

  • 김은솔;이민재;김성동;김사라은경
    • 마이크로전자및패키징학회지
    • /
    • 제19권3호
    • /
    • pp.37-41
    • /
    • 2012
  • Cu 본딩을 이용한 웨이퍼 레벨 적층 기술은 고밀도 DRAM 이나 고성능 Logic 소자 적층 또는 이종소자 적층의 핵심 기술로 매우 중요시 되고 있다. Cu 본딩 공정을 최적화하기 위해서는 Cu chemical mechanical polishing(CMP)공정 개발이 필수적이며, 본딩층 평탄화를 위한 중요한 핵심 기술이라 하겠다. 특히 Logic 소자 응용에서는 ultra low-k 유전체와 호환성이 좋은 Ti barrier를 선호하는데, Ti barrier는 전기화학적으로 Cu CMP 슬러리에 영향을 받는 경우가 많다. 본 연구에서는 웨이퍼 레벨 Cu 본딩 기술을 위한 Ti/Cu 배선 구조의 Cu CMP 공정 기술을 연구하였다. 다마싱(damascene) 공정으로 Cu CMP 웨이퍼 시편을 제작하였고, 두 종류의 슬러리를 비교 분석 하였다. Cu 연마율(removal rate)과 슬러리에 대한 $SiO_2$와 Ti barrier의 선택비(selectivity)를 측정하였으며, 라인 폭과 금속 패턴 밀도에 대한 Cu dishing과 oxide erosion을 평가하였다.

Thermal-Aware Floorplanning with Min-cut Die Partition for 3D ICs

  • Jang, Cheoljon;Chong, Jong-Wha
    • ETRI Journal
    • /
    • 제36권4호
    • /
    • pp.635-642
    • /
    • 2014
  • Three-dimensional integrated circuits (3D ICs) implement heterogeneous systems in the same platform by stacking several planar chips vertically with through-silicon via (TSV) technology. 3D ICs have some advantages, including shorter interconnect lengths, higher integration density, and improved performance. Thermal-aware design would enhance the reliability and performance of the interconnects and devices. In this paper, we propose thermal-aware floorplanning with min-cut die partitioning for 3D ICs. The proposed min-cut die partition methodology minimizes the number of connections between partitions based on the min-cut theorem and minimizes the number of TSVs by considering a complementary set from the set of connections between two partitions when assigning the partitions to dies. Also, thermal-aware floorplanning methodology ensures a more even power distribution in the dies and reduces the peak temperature of the chip. The simulation results show that the proposed methodologies reduced the number of TSVs and the peak temperature effectively while also reducing the run-time.

부품 라이브러리의 자동 정보 통합을 위한 온톨로지의 비교 가능성과 균질성 확보 (Comparability and uniformity of ontology for automated information integration of parts)

  • 조준면;한순흥;김현
    • 정보처리학회논문지D
    • /
    • 제12D권3호
    • /
    • pp.365-374
    • /
    • 2005
  • B2B 전자거래 환경에서는 다양한 공급자들의 부품 라이브러리를 통합하여 단일 인터페이스를 제공하는 중개 시스템이 요구된다. 그런데 각부품 라이브러리들은 서로 이질적이어서 자동 통합하기 어렵다. 기존의 온톨로지 기반 자동 정보 통합 연구에서는 온톨로지들이 서로 다른 방식으로 작성되는 것을 방지하기 어렵기 때문에 이질성 해결을 위한 매핑이 복잡해지고, 따라서 제한적인 수준에서의 자동 정보 통합 결과를 얻을 수 있었다. 본 논문은 이러한 문제점을 해결하기 위해서 Guarino의 상위 온톨로지 이론을 바탕으로 부품 라이브러리 온톨로지 개발에 이용할 수 있는 지식 모델링 프레임워크를 제안한다. 이 프레임워크는 존재론적 본성에 기반한 엄밀한 논리적 의미와 적용 원리가 부여된 부품 라이브러리 지식 모델링 프리미티브를 제공함으로써 온톨로지 개발자들이 대상 도메인의 지식을 체계적으로 분류하고 일관되게 구조화할 수 있도록 도와준다. 결과적으로, 작성되는 온톨로지들이 서로 비교 가능하고 균질해져 온톨로지 간 매핑이 단순해지고 정형화된다. 이를 바탕으로 온톨로지 자동 병합 알고리즘을 쉽게 개발할 수 있다.

Fact constellation 스키마와 트리 기반 XML 모델을 적용한 실험실 레벨의 단백질 데이터 통합 기법 (An Approach for Integrated Modeling of Protein Data using a Fact Constellation Schema and a Tree based XML Model)

  • 박성희;이영화;류근호
    • 정보처리학회논문지D
    • /
    • 제11D권3호
    • /
    • pp.519-532
    • /
    • 2004
  • 유전자 및 단백질간의 복잡한 상호작용에 의해 기능이 결정되는 생명정보 데이터의 특성으로 인하여 생명정보 데이터 분석을 위해서는 이질적인 데이터를 통합적으로 분석할 수 있는 통합시스템이 요구된다. 따라서 이 논문에서는 생물학 실험실 레벨에서 단백질 구조 관련 데이터를 통합할 수 있도록 XML 모델기반에 웨어하우스 미디에이터 통합시스템을 제안한다. 제안 시스템은 fact constellation 모델을 기반하여 이질적인 소스에 대한 통합 모델링을 진행하고 통합 스키마를 XML 스키마로 변환하여 유지한다. 또한 통합 데이터베이스에 포함된 소스 데이터의 변경 및 출처에 대한 추적 관리를 위해 데이터의 점진적 갱신방법과 서열에 대한 버전관리를 이용한다. 실제로 이 시스템을 단백질 구조(PDB), 서열(Swiss-Prot)과 도메인 분류데이터(CATH) 통합에 적용한 통합 모델링 과정을 보여준다.