• Journal of electromagnetic engineering and science
• /
• 제16권3호
• /
• pp.143-149
• /
• 2016

This work presents a method used for designing a broadband class-E power amplifier that combines the two techniques of a nonlinear shunt capacitance and a low quality factor of a series resonator. The nonlinear shunt capacitance theory accurately extracts the value of class-E components. In addition, the quality factor of the series resonator was considered to obtain a wide bandwidth for the power amplifiers. The purpose of using this method was to produce a simple topology and a high efficiency, which are two outstanding features of a class-E power amplifier. The experimental results show that a design was created using from a 130 to 180 MHz frequency with a bandwidth of 32% and a peak measured power added efficiency of 84.8%. This prototype uses an MRF282SR1 MOSFET transistor at a 3-W output power level. Furthermore, a summary of the experimental results compared with other high-efficiency articles is provided to validate the advantages of this method.

• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.393-398
• /
• 2014

A highly efficient dual-mode linear CMOS stacked-FET power amplifier (PA) is implemented for 3G UMTS and 4G LTE handset applications. High efficiency is achieved at a backed-off output power ($P_{out}$) below 12 dBm by employing an active-bypass amplifier, which consumes very low quiescent current and has high load-impedance. The output paths between high- and low-power modes of the PA are effectively isolated by using a bypass switch, thus no RF performance degradation occurs at high-power mode operation. The fabricated 900 MHz CMOS PA using a silicon-on-insulator (SOI) CMOS process operates with an idle current of 5.5 mA and shows power-added efficiency (PAE) of 20.5%/43.5% at $P_{out}$ = 12.4 / 28.2 dBm while maintaining an adjacent channel leakage ratio (ACLR) better than -39 dBc, using the 3GPP uplink W-CDMA signal. The PA also exhibits PAE of 35.1% and $ACLR_{E-UTRA}$ of -33 dBc at $P_{out}$ = 26.5 dBm, using the 20 MHz bandwidth 16-QAM LTE signal.

• Current Optics and Photonics
• /
• 제3권3호
• /
• pp.236-242
• /
• 2019

An Nd:YAG slab structure was designed for a high-power zigzag slab laser amplifier based on computational simulation of the wavefront distortion. For the simulation, the temperature distribution in the slab was calculated at first by thermal analysis. Then, the optical path length (OPL) was obtained by a ray tracing method for the corresponding refractive index variation inside the slab. After that, the OPL distribution of the double-pass amplified beam was calculated by summing the results obtained for the first and second passes. The amount of wavefront distortion was finally obtained as the peak-to-valley value of the OPL distribution. As a result of this study, the length and position of the gain medium were optimized by minimizing the transverse wavefront distortion. Under the optimized conditions, the transverse wavefront distortion of the double-pass amplified beam was less than $0.2{\mu}m$ for pump power of 14 kW.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.121-128
• /
• 2010

본 논문에서는 부궤환 회로, 푸쉬풀 구조, 광대역 RF choke, 전송 선로 트랜스포머를 이용하여 30~512 MHz의 초광대역에서 동작하는 100 W 고효율 전력 증폭기를 설계하였다. 출력 전력을 향상시키고자 전송 선로를 이용한 트랜스포머에 병렬로 커패시터를 삽입하여 적절하게 로드 임피던스를 정합하였다. 제작한 광대역 전력 증폭기는 동작 주파수 대역에서 100 W 이상의 출력 전력과 $18.34{\pm}0.9\;dB$의 높고 고른 이득 특성을 보였다. one-tone 측정에서 2차 고조파는 -34 dBc 이하, 3차 고조파는 -12 dBc 이하의 선형성 특성을 보였으며, 출력 전력 100 W에서 약 40% 이상의 고효율 특성을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권2호
• /
• pp.139-142
• /
• 2008

An X-band MMIC power amplifier for radar application is developed using $0.25-{\mu}m$ gate length GaAs pHEMT technology. A bus-bar power combiner at output stage is used to minimize the combiner size and to simplify bias network. The fabricated power amplifier shows 38.75 dBm (7.5 Watt) Psat at 10 GHz. The chip size is $3.5\;mm{\times}3.9\;mm$.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.16-26
• /
• 2011

This paper presents high power and high efficiency Doherty amplifiers for 2.345 GHz wireless broadband (WiBro) applications that use a Nitronex 125-W ($P_{3dB}$) GaN high electron mobility transistor (HEMT). Two- and three-way Doherty amplifiers and a saturated Doherty amplifier using Class-F circuitry are implemented. The measured result for a center frequency of 2.345 GHz shows that the two-way Doherty amplifier attains a high $P_{3dB}$ of 51.5 dBm, a gain of 12.5 dB, and a power-added efficiency (PAE) improvement of about 16 % compared to a single class AB amplifier at 6-dB back-off power region from $P_{3dB}$. For a WiBro OFDMA signal, the Doherty amplifier provides an adjacent channel leakage ratio (ACLR) at 4.77 MHz offset that is -33 dBc at an output power of 42 dBm, which is a 9.5 dB back-off power region from $P_{3dB}$. By employing a digital pre-distortion (DPD) technique, the ACLR of the Doherty amplifier is improved from -33 dBc to -48 dBc. The measured result for the same frequency shows that the three-way Doherty amplifier, which has a $P_{3dB}$ of 53.16 dBm and a gain of 10.3 dB, and the saturated Doherty amplifier, which has a $P_{3dB}$ of 51.1 dBm and a gain of 10.3 dB, provide a PAE improvement of 11 % at the 9-dB back-off power region and 7.5 % at the 6-dB back-off region, respectively, compared to the two-way Doherty amplifier.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.873-879
• /
• 2007

본 논문에서는 Freescale사의 Si-LDMOSFET 4-W 소자를 이용하여 고효율 class-F 전력 증폭기를 구현하였다. Class-F 전력 증폭기를 구현하는데 있어서 모든 하모닉 성분들에 대해 원하는 임피던스를 갖도록 조정하기는 불가능하기 때문에 2차와3차 하모닉 성분만을 조율하여 회로의 간결함과 동시에 상대적으로 높은 효율을 얻을 수 있었다. 또한, 본 논문에 설계된 증폭기는 보다 정확하게 하모닉 성분을 조율하기 위해, LDMOSFET의 대신 호 등가 모델에서 가장 큰 영향을 미치는 drain-source capacitance(Cds)와 bonding inductance(Lb)를 추출하여 하모닉 조율 회로를 설계하였다 제작된 고효율 class-F 전력 증폭기의 측정 결과 drain-efficiency(DE) 65.1%, power-added-efficiency(PAE) 60.3%의 효율을 얻을 수 있었다.

• 한국광학회지
• /
• 제14권2호
• /
• pp.189-193
• /
• 2003

높은 peak 값의 광 펄스 신호를 얻기 위하여 대역통과 필터(band pass filter)를 사용한 2단 구조 erbium-doped fiber amplifier (EDFA)를 구성하여 125 W peak 값과 32 ㏈ 소광비(extinction ratio)를 갖는 펄스 신호를 얻었다. 이때 pulse off power는 79 ㎽이다. pulse off power를 낮추고 소광비를 높이기 위하여 nonlinear optical loop mirror(NOLM)을 사용하였다. NOLM 을 통과한 펄스 신호는 35 W peak 값과 0.3 ㎽ pulse off power, 50.4 ㏈ 소광비를 갖는다.

• 한국전자파학회논문지
• /
• 제23권9호
• /
• pp.1079-1086
• /
• 2012

본 논문에서는 반도체형 전력 증폭기의 바이어스를 개선하기 위하여 순차 제어 회로와 펄스 폭 가변 회로를 적용한 X-대역 60 W 고효율 전력 증폭 모듈을 설계하였다. 순차 제어 회로는 전력 증폭 모듈을 구성하는 각 증폭단의 GaAs FET의 드레인 전원을 순차적으로 스위칭하도록 회로를 구성하였다. 드레인 바이어스 전원의 펄스 폭을 RF 입력 신호의 펄스 폭보다 넓게 하여 전력 증폭 모듈의 입력 신호가 있을 때만 스위칭 회로를 순차적으로 구동시킴으로써 전력 증폭 모듈의 열화에 따른 출력 신호의 왜곡과 효율을 향상시킬 수 있다. 60 W 전력 증폭 모듈은 고출력 GaAs FET를 이용하여 전치 증폭단, 구동 증폭단과 주전력 증폭단으로 구성하였으며, 주전력 증폭단은 전력결합기를 이용한 평형증폭기 구조로 구현하였다. 설계된 전력 증폭 모듈은 9.2~9.6 GHz에서 듀티사이클 10 %로 동작시켰을 때 50 dB의 전력 이득, 펄스 주기 1 msec, 펄스 폭 100 us, 출력 전력 60 W에서 동작함에 따라 펄스-SSPA 형태로 반도체 펄스 압축 레이더 등에 적용할 수 있다.

• 대한전자공학회논문지TC
• /
• 제43권11호
• /
• pp.175-184
• /
• 2006

본 논문은 ZigBee 응용을 위한 900MHz ISM 밴드용 RF 송 수신기 설계에 관한 기술이다. 수신단은 저잡음 증폭기, 하향믹서, 프로그래머블 이득증폭기, 밴드패스필터로 구성되며, 송신단은 밴드패스필터, 프로그래머블 이득증폭기, 상향믹서, 구동증폭기로 구성된다. 송 수신단은 Low-IF 구조를 사용하였다. 또한, 송 수신단을 구성하는 각각의 블록은 저전력 기술을 사용하여 전체적인 전류 소모를 줄였다. Post-레이아웃 시뮬레이션으로 전체 송 수신기의 성능을 검증하였으며, 0.18um RF CMOS 공정을 이용하여 칩으로 구현하였다. 측정결과 제작된 칩셋은 -92dBm의 최소 수신 입력 레벨을 갖으며, 0dBm의 선형적인 최대 송신 출력 레벨을 갖는다. 또한, 전력 소모는 32mW(@1.8VDD)이며, ESD 방지 다이오드 패드를 포함한 칩 면적은 $2.3mm{\times}2.5mm$이다.