Implementation of a CMOS RF Transceiver for 900MHz ZigBee Applications

ZigBee 응용을 위한 900MHz CMOS RF 송.수신기 구현

  • Kwon, J.K. (High speed circuit and system Lab. Yonsei University) ;
  • Park, K.Y. (High speed circuit and system Lab. Yonsei University) ;
  • Choi, Woo-Young (High speed circuit and system Lab. Yonsei University) ;
  • Oh, W.S. (SoC Research Center, KETI)
  • 권재관 (연세대학교 초고속 회로 및 시스템 연구실) ;
  • 박강엽 (연세대학교 초고속 회로 및 시스템 연구실) ;
  • 최우영 (연세대학교 초고속 회로 및 시스템 연구실) ;
  • 오원석 (전자부품연구원 SoC연구센터)
  • Published : 2006.11.25

Abstract

In this paper, we describe a 900MHz CMOS RF transceiver using an ISM band for ZigBee applications. The architecture of the designed rx front-end, which consists of a low noise amplifier, a down-mixer, a programmable gain amplifier and a band pass filter. And the tx front-end, which consists of a band pass filter, a programmable gain amplifier, an up-mixer and a drive amplifier. A low-if topology is adapted for transceiver architecture, and the total current consumption is reduced by using a low power topology. Entire transceiver is verified by means of post-layout simulation and is implemented in 0.18um RF CMOS technology. The fabricated chip demonstrate the measured results of -92dBm minimum rx input level and 0dBm maximum tx output level. Entire power consumption is 32mW(@1.8VDD). Die area is $2.3mm{\times}2.5mm$ including ESD protection diode pads.

본 논문은 ZigBee 응용을 위한 900MHz ISM 밴드용 RF 송 수신기 설계에 관한 기술이다. 수신단은 저잡음 증폭기, 하향믹서, 프로그래머블 이득증폭기, 밴드패스필터로 구성되며, 송신단은 밴드패스필터, 프로그래머블 이득증폭기, 상향믹서, 구동증폭기로 구성된다. 송 수신단은 Low-IF 구조를 사용하였다. 또한, 송 수신단을 구성하는 각각의 블록은 저전력 기술을 사용하여 전체적인 전류 소모를 줄였다. Post-레이아웃 시뮬레이션으로 전체 송 수신기의 성능을 검증하였으며, 0.18um RF CMOS 공정을 이용하여 칩으로 구현하였다. 측정결과 제작된 칩셋은 -92dBm의 최소 수신 입력 레벨을 갖으며, 0dBm의 선형적인 최대 송신 출력 레벨을 갖는다. 또한, 전력 소모는 32mW(@1.8VDD)이며, ESD 방지 다이오드 패드를 포함한 칩 면적은 $2.3mm{\times}2.5mm$이다.

Keywords

References

  1. Jose A. Gutierrez, and E. H. Callaway, Low-Rate Wireless Personal Area Networks, IEEE Press 2004
  2. Behzad Razavi, 'RF microelectronics,' 2000. Prentice Hall
  3. Johan Janssens, Michiel Steyaert 'CMOS cellular receiver frpnt-end' 2002 Kluwer Academic Publishers, Boston
  4. Shaikh K. Alam and Joanne Degroat A 2 GHz Highly Linear Down conversion Mixer in 0.18-um CMOS12th NASA Symposium on VLSI Design, Coeur d'Alence, Idaho, USA, Oct. 4-5, 2005 https://doi.org/10.1109/SMIC.2005.1587941
  5. B. Razavi, 'Design Considerations for Direct Conversion Receivers', IEEE Transactions on Circuits and Systems-II: Analog and digital Signal Processing, vol.44, no.6, pg428-435, June 1997 https://doi.org/10.1109/82.592569
  6. D. K. Shaeffer and T. R. Lee, 'A 1.5 V, 1.5 GHz CMOS low noise amplifier,' IEEE J. Solid State Circuits , pp. 745-759, May 1997 https://doi.org/10.1109/4.568846
  7. T.R. Lee, the Design of CMOS Radio-Frequency Integrated Circuits, Cambridge University Press, 1998, Ch.11
  8. Trung-Kien Nguyen, Sang-Gug Lee, and ?Won-Seko Oh, 'A 900 MHz Low Voltage Low Power Variable Gain CMOS Transmitter Front-end,' IEEE Asian Solid-State Circuits Conference(A-SSCC05), pp. 357-360, Hsinchu, Taiwan, November 2005 https://doi.org/10.1109/ASSCC.2005.251739
  9. Ouoc-Hoang Duong and S.G.Lee, 'A low-voltage Low-power High dB-linear all CMOS Exponential V_I Conversion Circuits', IEEE Radio Frequency integrated Circuits Symposium, pp. 683-686, USA, Jun. 2005 https://doi.org/10.1109/RFIC.2005.1489906