• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권4호
• /
• pp.437-444
• /
• 2015

A high output power voltage controlled oscillator (VCO) in the U-band was implemented using a 65 nm CMOS process. The proposed VCO used a transmission line to increase output voltage swing and overcome the limitations of CMOS technologies. Two varactor banks were used for fine tuning with a 5% frequency tuning range. The proposed VCO showed small variation in output voltage and operated at 51.55-54.18 GHz. The measured phase noises were -51.53 dBc/Hz, -91.84 dBc/Hz, and -101.07 dBc/Hz at offset frequencies of 10 kHz, 1 MHz, and 10 MHz, respectively, with stable output power. The chip area, including the output buffer, is $0.16{\times}0.16mm^2$ and the maximum output power was -0.11 dBm. The power consumption was 33.4 mW with a supply voltage of 1.2-V. The measured $FOM_P$ was -190.8 dBc/Hz.

• 한국전자파학회논문지
• /
• 제17권12호
• /
• pp.1156-1163
• /
• 2006

본 논문에서는 IEEE 802.15.3a의 초광대역(Ultra Wideband: UWB) 시스템용 직접 변환 혼합기를 설계 및 제작하였다. 직접 변환 방식을 사용하는 UWB 혼합기는 dc offset, 2차 고조파 왜곡 등을 발생시키는데, 이 문제를 해결하기 위해 역병렬 다이오드 쌍을 이용하였다. $3.1{\sim}4.8GHz$ 동위상 전력분배기와 $1.5{\sim}2.4GHz$ 광대역 $45^{\circ}$ 전력분배기를 사용하였고, RF-LO의 격리도를 높이기 위하여 RF 신호는 -0.5 dB 이상 손실로 통과시키고 LO 신호는 -10 dB 이하로 차단하는 광대역 여파기를 작은 크기로 설계하였다. 이와 더불어, 역병렬 다이오드와 광대역 소자의 초광대역 임피던스 정합을 통해 주파수 변환 손실을 최소로 하였다. 제안된 혼합기의 측정 결과는 주파수 변환 손실이 13.5 dB, input third-order intercept-point($IIP_3$)는 7 dBm, 그리고 1-dB gain compression point ($P_{1dB}$)는 -4 dBm이다. I/Q 출력 양단간의 전력 오차는 1 dB, 그리고 위상오차는 ${\pm}3^{\circ}$이내의 초광대역 쿼드러쳐 혼합기로 동작하였다.

• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.71-80
• /
• 2007

본 논문은 교차결합된 부성저항(cross-coupled negative-gm) 발진기 구조의 캐패시터 공통단자에서 2차 고조파를 얻어내는 새로운 푸쉬-푸쉬 기술에 대해 제안한다. 캐패시터 공통단자에서 2차 고조파가 생성되는 기본적인 이론은 에미터-베이스 접합 다이오드의 비선형 특성에 의한 Voltage clipping과 VCO core 트랜지스터의 Switching 동작 시 생기는 상승과 하상 시간의 차로써 설명된다. Simulation을 통한 비교연구를 통하여 본 논문에서 제안한 방법이 기존의 에미터 공통단자에서 출력을 얻어내는 방법보다 마이크로파 영역에서 전력효율이 더 뛰어나다는 것을 보였다. 본 기술을 적용한 Prototype MMIC VCO가 12-GHz와 17-GHz 대역에서 GaInP/GaAs HBT 공정을 사용하여 설계, 제작되었다. 출력 파워는 각각 -4.3dBm과 -5dBm이 측정되었고, Phase noise는 1-MHz offset에서 각각 -108 dBc/Hz와 -110.4 dBc/Hz가 측정되어 -175.8 dBc/Hz와 -184.3 dBc/Hz의 FoM(Figure-of-Merit)을 얻었다. 제작된 12-GHz와 17-GHz의 VCO Core는 각각 25.7mW(10.7mA/2.4V)와 13.1mW(4.4mA/3.0V)를 소모한다.

• Journal of electromagnetic engineering and science
• /
• 제15권4호
• /
• pp.232-238
• /
• 2015

This work describes the development of a D-band (110-170 GHz) signal source based on a SiGe BiCMOS technology. This D-band signal source consists of a V-band (50-75 GHz) oscillator, a V-band amplifier, and a D-band frequency doubler. The V-band signal from the oscillator is amplified for power boost, and then the frequency is doubled for D-band signal generation. The V-band oscillator showed an output power of 2.7 dBm at 67.3 GHz. Including a buffer stage, it had a DC power consumption of 145 mW. The peak gain of the V-band amplifier was 10.9 dB, which was achieved at 64.0 GHz and consumed 110 mW of DC power. The active frequency doubler consumed 60 mW for D-band signal generation. The integrated D-band source exhibited a measured output oscillation frequency of 133.2 GHz with an output power of 3.1 dBm and a phase noise of -107.2 dBc/Hz at 10 MHz offset. The chip size is $900{\times}1,890{\mu}m^2$, including RF and DC pads.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권4호
• /
• pp.426-432
• /
• 2012

A fully-integrated low power K-band radar transceiver in 130 nm CMOS process is presented. It consists of a low-noise amplifier (LNA), a down-conversion mixer, a power amplifier (PA), and a frequency synthesizer with injection locked buffer for driving mixer and PA. The receiver front-end provides a conversion gain of 19 dB. The LNA achieves a power gain of 15 dB and noise figure of 5.4 dB, and the PA has an output power of 9 dBm. The phase noise of VCO is -90 dBc/Hz at 1-MHz offset. The total dc power dissipation of the transceiver is 142 mW and the size of the chip is only $1.2{\times}1.4mm^2$.

• 전자공학회논문지D
• /
• 제35D권5호
• /
• pp.1-10
• /
• 1998

A GaAs MMIC composed of VCO (voltage controlled oscillator) and mixer for PCS receiver has been developed using 1.mu.m ion implanted GaAs MESFET process. The VCO consists of a colpitts-type oscillator with a dielectric resonator and the circuit configuration of the mixer is a dual-gate type with an asymmetric combination of LO and RF FETs for the improvement of intermodulation characteristics. The common-source self-biasing is used in all circuits including a buffer amplifier and mixer, achieving a single power supply (3V) operation. The total power dissipation is 78mW. The VCO chip shows a phase noise of-99 dBc/Hz at 100KHz offset. The combined VCO/mixer chip shows a flat conversion gain of 2dB, the frequency-tuning factor of 80MHz/volts in the varacter bias ranging from 0.5V to 0.5V , and output IP3 of dBm at varactor bias of 0V. The fabricated chip size is 2.5mm X 1.4mm.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1993년도 추계학술대회 논문집
• /
• pp.417-422
• /
• 1993

In order to minimize turnaround of machining in FMS lines, CAD/CAM/CAT integrated system called MascCAM was developed. Developing enhanced CAM and inspection modules in the MascCAM environment, 2D came, 2 $^{1}$2/ D prismatic parts and 3D free-formed surfaces were able to be automatically designed, manufactured and inspected on the machine tools by using AutoCAM and Z-map. Introducing Z-map technique, the MascCAM was able to be interfaceed with and CAD system. Developed QPPGT module generates a quick and fool-proof inspection work to users. A vertical and a horizontal machining center equipped with FANUC OMC were used for experiments. Performance of the system was confirmed by a large amount of experiments.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2395-2402
• /
• 2013

본 논문에서는 40MHz의 대역폭과 개선된 선형성을 가지는 active-RC channel selection filter (CSF)가 제안된다. 제안되는 CSF는 5차 butterworth 필터로써 한 단의 1차 low pass 필터와 두 단의 biquad 기반의 2차 low pass 필터, 그리고 DC offset 제거를 위한 DC 피드백 회로로 구성된다. CSF의 선형성을 개선하기 위해 스위치로 사용되는 MOSFET의 body를 source 노드로 연결한다. 설계된 CSF의 대역폭은 10MHz, 20MHz, 그리고 40MHz로 선택될 수 있으며, 전압 이득은 0dB에서 24dB까지 6dB의 단위로 조정된다. 제안된 CSF는 1.2V 40nm의 1-poly 8-metal CMOS 공정에서 설계된다. 설계된 CSF가 40MHz의 대역폭과 0dB의 gain을 가질 때, OIP3는 31.33dBm이고 in-band ripple은 1.046dB, IRN는 39.81nV/sqrt(Hz)로 시뮬레이션 검증되었다. CSF의 면적과 전력소모는 각각 $450{\times}210{\mu}m^2$와 6.71mW 이다.

• 한국통신학회논문지
• /
• 제31권2A호
• /
• pp.194-200
• /
• 2006

본 논문에서는 위성 탑재체용 26.4 GHz 국부 발진기를 설계 제작하였다. 제작된 발진기는 고안정도와 고신뢰도를 갖는 기본 주파수 발생부와 기본 주파수 발생부로부터 생성된 8.8 GHz의 신호를 3체배하여 26.4 GHz의 최종 발진 주파수를 만들어내는 주파수 체배부로 구성되어 있다. 기본 주파수 발생부는 샘플링 위상비교기(Sampling Phase Detector)를 이용한 위상 고정 방식의 발진기로 구성하였으며 고안정도를 갖는 OCXO를 기준 주파수원으로 사용하였다. 주파수 체배부는 자체 설계한 MMIC 3체배기와 증폭기를 이용하여 크기와 무게를 줄일 수 있었다. 개발된 국부 발진기는 +11 dBm 이상의 출력 전력과 10 kHz와 100 kHz의 오프셋 주파수에서 각각 -96 dBc/Hz와 -105 dBc/Hz의 위상 잡음 특성을 나타내며, 설계 요구규격을 모두 만족한다.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회/대한산업공학회 2003년도 춘계공동학술대회
• /
• pp.200-207
• /
• 2003

Presented in this paper is a new fast and robust algorithm generating NC tool path for 2D pockets with islands. The input shapes are composed of line segments and cricular arcs. The algorithm has two steps: creation of successive offset loops and linking the loops to tool path. A modified pair-wise technique is developed in order to speed up and stabilize the offset process, and the linking algorithm is focused on minimizing tool retractions and preventing thin-wall rotting The proposed algorithm has been implemented In C++ and some illustrative examples are presented to show the practical strength of the algorithm.