• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.6-13
• /
• 2009

X-대역의 위상 배열 시스템에 응용 가능한 전력 증폭기, 6-bit 위상 변위기, 6-bit 디지털 감쇠기 및 SPDT 송수신 스위치를 각각 설계 및 측정하였다. 모든 회로는 CMOS 0.18 um 공정을 사용하여 구현되었다. 전력 증폭기는 2-단 차동 및 cascode 구조를 가지며, 20 dBm 의 P1dB, 19%의 PAE 의 성능을 8-11 GHz 주파수 대역에서 보였다. 6-bit 위상 변위기는 Embedded switched filter 구조를 가지며, 스위치용 nMOS 트랜지스터 및 마이크로스트립 선로로 인덕턴스를 구현하였다. $360^{\circ}$ 위상 제어가 가능하며 위상 해상도는 $5.6^{\circ}$ 이다. 8-11 GHz 주파수 대역에서 RMS phase 및 amplitude 오차는 $5^{\circ}$ 및 0.8 dB 이하이며, 삽입손실은 약 $-15.7\;{\pm}\;1,1\;dB$ 이다. 6-bit 디지털 감쇠기는 저항 네트워크와 스위치가 결합된 Embedded switched Pi-및 T-구조이며, 위상 배열 시스템에서 요구하는 낮은 통과 위상 변동 특성을 가지는 구조가 적용되었다. 최대 감쇠는 31.5 dB 이며 진폭 해상도는 0.5 dB 이다. 8-11 GHz 주파수 대역에서 RMS amplitude 및 phase 오차는 0.4 dB 및 $2^{\circ}$ 이하이며, 삽입손실은 약 $-10.5\;{\pm}\;0.8\;dB$ 이다. SPDT 송수신 스위치는 series 및 shunt nMOS 트랜지스터의 쌍으로 구성되었으며 회로의 면적을 최소화하기 위해 1개의 수동 인덕터만으로 SPDT 기능을 구현하였다. 삽입손실은 약 -1.5 dB, 반사손실은 -15 dB 이하이며, 송수신 격리 특성은 -30 dB 이하이다. 각각의 칩 면적은 $1.28\;mm^2$, $1.9mm^2$, $0.34\;mm^2$, $0.02mm^2$ 이다.

• 대한전자공학회논문지TC
• /
• 제43권4호
• /
• pp.75-80
• /
• 2006

본 논문은 입력 주파수대역에 따라 전력증폭기와 주파수 체배기로 동작하는 새로운 이중대역 송신모듈을 제안하고, 그 성능 개선을 위하여 DGS를 이용할 수 있음을 보였다. 일반적인 무선 랜 송신부는 두 주파수 대역에서 동작하기 위하여, 각각의 주파수 대역에서 동작하는 증폭부가 분리되어 구성되어 있으나, 제안한 이중대역 송신모듈은 하나의 송신모듈을 이용하여 입력되는 주파수와 인가하는 바이어스 전압에 따라, IEEE 802.11b/g 신호에 대해서는 증폭기로 동작하고 IEEE 802.11a 신호에 대해서는 주파수 체배기로 동작하여 두 주파수 대역에서 동작 가능하도록 하였다. 또한 출력단의 접지면을 식각하는 DGS를 이용하여, 주파수 체배기로 동작시 입력주파수의 억압뿐만 아니라 증폭기로 동작시 2차고조파를 억압하도록 하였다. 측정결과, 증폭기 모드에서 2차고조파의 억압은 -59dBc.이하이고, 주파수 체배기 모드에서 입력주파수의 억압은 -35dBc이하였다. 그리고 설계된 이중대역 송신모듈은 증폭기모드와 주파수 체배기모드에서 각각 17.8dBm의 출력P1dB와 10.1dBm의 최대 출력전력을 나타냈으며, 이는 ${\lambda}g/4$ 반사기를 사용한 모듈과 비교하여 각각 0.8dB, 2.8dB의 출력 전력이 향상되었다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.681-689
• /
• 2010

본 논문에서는 분산 소자 형태의 마이너스 군지연 회로를 이용함으로써 피드포워드 증폭기의 효율 개선 및 구현의 용이성을 증대시킬 수 있는 새로운 구조의 피드포워드 증폭기를 제안한다. 피드포워드 증폭기의 지연 소자에 의한 삽입 손실은 심각한 시스템의 효율 저하를 유발한다. 일반적으로 이러한 손실을 줄이기 위하여 고출력 동축 케이블 또는 지연 선로 여파기를 사용하지만, 그러한 소자들의 삽입 손실조차도 무시할 수 없어서 피드포워드 증폭기의 제약 사항으로 작용한다. 제안하는 마이너스 군지연 회로를 이용함으로써 광대역 선형화를 위해 혼변조 왜곡 신호 상쇄 루프에 사용되는 지연 소자를 제거할 수 있다. 중심 주파수가 2.14 GHz인 WCDMA 하향 대역에서 -9 ns의 군지연, 0.2 dB의 삽입 손실, 그리고 30 MHz의 대역폭을 갖도록 제작된 2단 분산 소자 마이너스 군지연 회로를 이용하여 제작된 제안하는 구조의 피드포워드 증폭기는 평균 출력 전력이 44 dBm 일 때 -53.2 dBc의 인접 채널 누설비(Adjacent Channel Leakage Ratio: ACLR)를, 19.4 %의 전력 부가 효율(Power Added Efficiency: PAE)을 갖는 것으로 측정되었다.

• 한국통신학회논문지
• /
• 제31권2A호
• /
• pp.194-200
• /
• 2006

본 논문에서는 위성 탑재체용 26.4 GHz 국부 발진기를 설계 제작하였다. 제작된 발진기는 고안정도와 고신뢰도를 갖는 기본 주파수 발생부와 기본 주파수 발생부로부터 생성된 8.8 GHz의 신호를 3체배하여 26.4 GHz의 최종 발진 주파수를 만들어내는 주파수 체배부로 구성되어 있다. 기본 주파수 발생부는 샘플링 위상비교기(Sampling Phase Detector)를 이용한 위상 고정 방식의 발진기로 구성하였으며 고안정도를 갖는 OCXO를 기준 주파수원으로 사용하였다. 주파수 체배부는 자체 설계한 MMIC 3체배기와 증폭기를 이용하여 크기와 무게를 줄일 수 있었다. 개발된 국부 발진기는 +11 dBm 이상의 출력 전력과 10 kHz와 100 kHz의 오프셋 주파수에서 각각 -96 dBc/Hz와 -105 dBc/Hz의 위상 잡음 특성을 나타내며, 설계 요구규격을 모두 만족한다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.26-35
• /
• 2007

본 연구에서는 광집적회로를 구성하기 위해서 InP 기판위에 아주 작은 다중모드 간섭기를 결합기로 사용하고, 직사각형 링 공진기 내부는 전반사 거울로 구성된 필터를 제작하여 그 특성을 측정 분석하였다. 최적의 다중모드 간섭기의 길이와 폭은 110 ${\mu}m$와 9 ${\mu}m$로 하여 빛이 광 도파로를 따라 진행할 때 링으로 결합되는 파워를 높였다. 링 공진기 내부의 광도파로와 전반사 거울에서의 손실을 보상하기 위해서 링 공진기 내부에 길이가 120 ${\mu}m$인 반도체 광 증폭기를 집적하였다. 측정된 공진기의 FSR는 대략 2 nm (244 GHz)이고 소광비는 13 dB이다. 또한 곡선 피팅에 의해서 파워 결합력은 대략 42%를 얻을 수 있었다. 이러한 조건에서 임계 결합을 얻기 위해서는 2.4 dB의 공진기 내부 손실이 요구된다.

• 스마트미디어저널
• /
• 제4권2호
• /
• pp.55-61
• /
• 2015

A bandwidth-enhanced ultra-wide band (UWB) CMOS balun-LNA is implemented as a part of a software defined radio (SDR) receiver which supports multi-band and multi-standard. The proposed balun-LNA is composed of a single-to-differential converter, a differential-to-single voltage summer with inductive shunt peaking, a negative feedback network, and a differential output buffer with composite common-drain (CD) and common-source (CS) amplifiers. By feeding the single-ended output of the voltage summer to the input of the LNA through a feedback network, a wideband balun-LNA exploiting negative feedback is implemented. By adopting a source follower-based inductive shunt peaking, the proposed balun-LNA achieves a wider gain bandwidth. Two LNA design examples are presented to demonstrate the usefulness of the proposed approach. The LNA I adopts the CS amplifier with a common gate common source (CGCS) balun load as the S-to-D converter for high gain and low noise figure (NF) and the LNA II uses the differential amplifier with the ac-grounded second input terminal as the S-to-D converter for high second-order input-referred intercept point (IIP2). The 3 dB gain bandwidth of the proposed balun-LNA (LNA I) is above 5 GHz and the NF is below 4 dB from 100 MHz to 5 GHz. An average power gain of 18 dB and an IIP3 of -8 ~ -2 dBm are obtained. In simulation, IIP2 of the LNA II is at least 5 dB higher than that of the LNA I with same power consumption.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.505-506
• /
• 2006

In this paper, the linearization technique for CMOS low-noise amplifier (LNA) using the derivative superposition method through the multiple gated transistors configuration is presented. LNA based on 0.13um RF CMOS process has been implemented with a modified cascode configuration using multiple gated common source transistors to fulfill a high linearity. Compared with a conventional cascode type LNA, the third order input intercept point (IIP3) per DC power consumption (IIP3/DC) is improved by 3.85 dB. The LNA achieved 2.5-dBm IIP3 with 13.4-dB gain, 3.6 dB NF at 2.4 GHz consuming 8.56 mA from a 1.5-V supply.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.82-90
• /
• 2014

본 논문에서는 선형성을 가진 파노라믹 스캔 라이다(PSL) 시스템용의 4-채널 차동 트랜스임피던스 증폭기 어레이를 0.18-um CMOS 공정을 이용하여 구현하였다. PSL시스템을 위한 성능의 비교분석을 위하여 전류모드 및 전압모드의 두 종류 트랜스임피던스 어레이 칩을 각각 구현하였으며, 채널당 1.25-Gb/s 동작속도를 갖도록 설계하였다. 먼저 전류모드 칩의 경우, 각 채널 광 수신입력단은 전류미러 구조로 구현하였으며, 특히 로컬 피드백 입력구조로 개선하여 낮은 입력저항과 낮은 잡음지수를 가질 수 있도록 설계하였다. 칩 측정 결과, 채널 당 $69-dB{\Omega}$ 트랜스임피던스 이득, 2.2-GHz 대역폭, 21.5-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -20.5-dBm 수신감도, 및 1.8-V 전원전압에서 4채널 총 147.6-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다. 한편, 전압모드 칩의 경우, 각 채널 광 수신입력단은 인버터 입력구조로 구현하여 낮은 잡음지수를 갖도록 설계하였다. 칩 측정 결과, 채널 당 $73-dB{\Omega}$ 트랜스임피던스 이득, 1.1-GHz 대역폭, 13.2-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -22.8-dBm수신감도, 및 4채널 총 138.4-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagra을 보인다.

• ETRI Journal
• /
• 제30권4호
• /
• pp.612-614
• /
• 2008

A novel linear switched termination active cross-coupled low-voltage differential signaling (LVDS) transceiver operating at 1.5 GHz clock frequency is presented. On the transmitter side, an active cross-coupled linear output driver and a switched termination scheme are applied to achieve high speed with low current. On the receiver side, a shared pre-amplifier scheme is employed to reduce power consumption. The proposed LVDS transceiver implemented in an 80 nm CMOS process is successfully demonstrated to provide a data rate of 6 Gbps/pin, an output data window of 147 ps peak-to-peak, and a data swing of 196 mV. The power consumption is measured to be 4.2 mW/pin at 1.2 V.

• 한국전자파학회논문지
• /
• 제20권2호
• /
• pp.107-114
• /
• 2009

본 논문에서는 저출력에서의 효율을 높이기 위한 전력 증폭기 시스템과 이 시스템에 필요한 재구성성이 있는 전력 분배기를 제안한다. 저출력에서의 효율을 높이게 되면, 무선 통신용 선형 전력 증폭기의 평균 효율을 높일 수 있다. 제안한 전력 분배기는 출력의 크기에 따라 고출력 모드와 저출력 모드로 동작한다. 각 모드에서 신호의 경로가 재구성되고 임피던스 정합도 이루어진다. 이러한 재구성성이 있는 전력 분배기는 두 개의 $\lambda/4$ 결합 선로(coupled line)와 두 개의 스위치로 구성된다. 제작된 전력 분배기는 중심주파수 0.9 GHz에서 고출력 모드일 때 반사손실($S_{11}$)과 삽입손실($S_{21}$)이 각각 -16.49 dB와 -0.83 dB, 저출력 모드일 때 반사 손실($S_{11}$)과 삽입손실($S_{31}$)이 각각 -16.28 dB와 -0.73 dB였다. 이 결과를 통해 각 모드에서 신호의 경로가 재구성되며 임피던스 정합이 이루어지는 것을 확인하였다.