

고효율 전력 증폭기를 위한 재구성성이 있는 전력 분배기

A Reconfigurable Power Divider for High Efficiency Power Amplifiers

김 승 훈 · 정 인 영 · 정 진 호

Seunghoon Kim · In-Young Chung · Jinho Jeong

요 약

본 논문에서는 저출력에서의 효율을 높이기 위한 전력 증폭기 시스템과 이 시스템에 필요한 재구성성이 있는 전력 분배기를 제안한다. 저출력에서의 효율을 높이게 되면, 무선 통신용 선형 전력 증폭기의 평균 효율을 높일 수 있다. 제안한 전력 분배기는 출력의 크기에 따라 고출력 모드와 저출력 모드로 동작한다. 각 모드에서 신호의 경로가 재구성되고 임피던스 정합도 이루어진다. 이러한 재구성성이 있는 전력 분배기는 두 개의 $\lambda/4$ 결합 선로(coupled line)와 두 개의 스위치로 구성된다. 제작된 전력 분배기는 중심주파수 0.9 GHz에서 고출력 모드일 때 반사손실(S_{11})과 삽입손실(S_{21})이 각각 -16.49 dB와 -0.83 dB, 저출력 모드일 때 반사 손실(S_{11})과 삽입손실(S_{31})이 각각 -16.28 dB와 -0.73 dB였다. 이 결과를 통해 각 모드에서 신호의 경로가 재구성되며 임피던스 정합이 이루어지는 것을 확인하였다.

Abstract

In this paper, high efficiency amplifier configuration is proposed using the reconfigurable power divider. In order to enhance average efficiency of linear power amplifiers for wireless communication, it is required to increase efficiency in low output power region. The proposed power divider operates in two modes, high power mode and low power mode, according to output power. In each mode, it allows impedance matches and low loss, which is made possible by employing two $\lambda/4$ coupled lines and two switches. The fabricated power divider shows the return loss (S_{11}) and insertion loss (S_{21}) of -16.49 dB and -0.83 dB, respectively, in low power mode. In high power mode, the measured return loss (S_{11}) and insertion loss (S_{31}) are -16.28 dB and -0.73 dB, respectively. This result successfully demonstrates the reconfigurability of the proposed power divider.

Key words : Efficiency, Power Amplifier, Power Divider, Reconfigurable

I. 서 론

최근에 무선 통신용 선형 전력 증폭기의 평균 효율을 개선하고자 하는 연구가 꾸준히 수행되고 있다. 일반적인 선형 전력 증폭기는 최대 출력에서 최대 효율을 보이지만 출력 전력이 낮아짐에 따라 효율이 급격히 감소한다. 그림 1은 무선 통신용으로 많이 사용되는 class AB 전력 증폭기의 출력 전력에

따른 효율의 변화를 나타낸 것이다. 최대 출력에서는 75 % 이상의 높은 효율을 보이지만 출력 전력이 낮아짐에 따라 효율이 작아짐을 알 수 있다. 그 이유는 입력 전력이 감소하여 출력 전력이 감소하는 비율만큼 DC 전력 소모가 감소하지 않기 때문이다^[1].

하지만, 무선 통신에 사용되는 RF 전력 증폭기는 최대 출력을 내는 지점에서만 사용되는 것이 아니라 출력 전력은 시간에 따라 항상 변한다. 예를 들면,

「이 연구는 2008년도 정부 재원(교육인적자원부 학술연구조성사업비)으로 한국학술진흥재단의 지원을 받아 연구되었음(KRF-2008-331-D00439).」

· 광운대학교 전자통신공학과(Department of Electronics and Communications Engineering, Kwangwoon University)

· 논문 번호 : 20081128-08S

· 수정완료일자 : 2009년 2월 9일




그림 1. 출력 전력에 따른 class AB 전력 증폭기의 효율

Fig. 1. Efficiency of class AB power amplifiers with output power.

W-CDMA 기지국 신호의 경우, 최대-평균 전력비(peak-to-average power ratio)가 10 dB 정도로 크다^{[2],[3]}.

또한, CDMA 무선 단말기의 경우 기지국과의 거리에 따라 출력 전력이 변하는데, 통계적으로 최대 출력 전력보다 20 dB 이상 낮은 출력에서 가장 많이 사용된다고 알려져 있다.

따라서, 전력 증폭기의 평균 효율은 최대 출력 전력에서의 효율뿐만 아니라, 낮은 출력, 특히 10 dB 이상 back-off된 지점에서의 효율에 크게 영향을 받게 된다. 이러한 사실로 볼 때, 그림 1에 제시된 class AB 전력 증폭기는 낮은 출력에서 효율이 나쁘므로 전체 평균 효율이 좋지 않다는 것을 예상할 수 있다.

낮은 출력에서 효율을 증가시키기 위하여 본 논문에서는 전력 증폭기 시스템을 고출력 모드와 저출력 모드로 나누어 동작시키는 방법에 대하여 연구한다. 입력단과 출력단으로 구성된 전력 증폭기 시스템은 고출력 모드에서는 입력단과 출력단 모두 동작시켜서 높은 출력 전력을 낸다. 저출력 모드에서는 출력단의 전력 증폭기를 끄고 입력단만 동작시켜서 불필요한 DC 전력 소모를 줄여 효율을 증가시키게 된다. 이때 두 출력 모드에서 신호의 경로를 재구성하는 새로운 전력 분배기를 제안하고 설계하였다.

II. 평균 효율 개선을 위한 기준의 연구

낮은 출력에서의 효율을 증가시켜 전체 전력 증폭기의 평균 효율을 개선하는 여러 연구가 진행되고 있다. 특히, 높은 출력을 요구할 때와 낮은 출력을




그림 2. Switched dual-path 전력 증폭기의 구조^[4]

Fig. 2. Structure of the switched dual-path power amplifier^[4].

요구할 때 신호의 경로를 달리하여 낮은 출력에서의 효율 높이는 방법으로 다음과 같은 연구가 있었다.


2-1 Switched Dual-Path를 이용한 기법

Switched dual-path를 이용한 기법은 그림 2와 같은 구조를 하고 있다^[4]. 이 구조는 높은 출력을 내는 고출력 모드와 낮은 출력을 내는 저출력 모드로 동작한다. 고출력 모드일 때는 스위치 A는 열고 스위치 B는 닫아 높은 출력을 내는 트랜지스터(640- μ m HEMT)만 동작시킨다. 따라서 입력 신호는 높은 출력을 내는 트랜지스터로 흘러들어 간다. 반면에 저출력 모드일 때는 스위치 A만 닫고 낮은 출력을 내는 트랜지스터(80- μ m HEMT)만 동작시킨다. 따라서, 낮은 출력에서는 큰 트랜지스터는 꺼지므로 불필요한 DC 전력 소모를 줄여 효율을 개선시키게 된다.

하지만, 각 모드에서 입력과 출력의 임피던스가 다르므로 임피던스 정합이 어렵고 스위치가 신호 선로 위에 위치하기 때문에 구조가 복잡하다. 또한 스위치의 삽입손실이 문제가 된다.

2-2 결합 선로를 이용한 기법

결합 선로를 이용한 기법은 그림 3과 같다. 이 구조는 Wilkinson 전력 분배기에 $\lambda/4$ 결합 선로를 연결한 구조이며, 위에서 언급한 기법과 마찬가지로 고출력 모드와 저출력 모드로 동작한다^[5]. 고출력 모드 일 때는 일반적인 2-way Wilkinson 전력 분배기의 구조가 되고 반면에 저출력 모드일 때는 아래쪽 경로는 차단되고 위쪽 경로만 사용하는 구조가 된다. 이 기법은 $\lambda/4$ 결합 선로를 이용하여 각각의 모드에서 임피던스 정합이 이루어지게 한다. 고출력 모드일

그림 3. 결합 선로를 이용한 전력 분배기^[5]Fig. 3. Power divider using coupled lines^[5].

때 단자 2(port 2)와 단자 3(port 3)에 각각 연결된 동일한 두 전력 증폭기를 모두 동작시키는 반면, 저출력 모드일 때는 둘 중 하나의 전력 증폭기만 동작시켜 낮은 출력에서의 효율을 증가시킬 수 있다. 이 구조는 여러 개의 $\lambda/4$ 결합 선로와 여러 개의 스위치가 필요하므로 전체 크기가 큰 문제점이 있다. 또한, 불과 3-dB back-off된 지점에서 저출력 모드가 시작되므로, 평균 출력이 최대 출력보다 10 dB 이상 낮은 무선 통신 RF 신호에서는 평균 효율 개선 효과가 크지 않은 단점이 있다.

III. 제안하는 재구성성이 있는 전력 분배기

본 연구에서는 고출력 모드와 저출력 모드로 동작하면서 평균 효율 개선 효과가 큰 전력 증폭기 시스템을 제안한다. 그림 4(a)에 그 구조가 나와 있는데, 출력이 작은 입력단 전력 증폭기, 출력이 큰 출력단 전력 증폭기, 그리고 재구성성이 있는 전력 분배기로 구성되어 있다. 고출력 모드에서는 입력단 전력 증폭기와 출력단 전력 증폭기가 모두 동작하며, 전력 분배기는 단자 1에 입력된 신호가 단자 3으로는 가지 않고 모두 단자 2로 가도록 동작한다. 반면에 저출력 모드일 때는 입력단 전력 증폭기는 동작하지만, 출력단 전력 증폭기는 끈다. 그리고, 전력 분배기는 단자 1에 들어온 신호를 단자 2로는 가지 않게 하고 단자 3으로만 출력되도록 동작한다. 단자 3에서 출력된 신호는 through line을 거쳐 손실 없이 출력 단자로 가게 된다. 따라서, 저출력에서는 입력단 전력 증폭기에만 DC 전류가 흐르므로 효율을 높





그림 4. (a) 제안한 전력 분배기를 이용한 전력 증폭기 시스템, (b) 제안한 재구성성이 있는 전력 분배기

Fig. 4. (a) Proposed power amplifier systems, (b) Proposed reconfigurable power divider.

일 수 있다. 특히, 출력단 전력 증폭기의 전력 이득 만큼 낮은 지점에서 저출력 모드가 시작되므로 평균 효율 개선 효과가 큰 장점이 있다.

이 전력 증폭기 시스템에서 가장 중요한 역할을 하는 것이 재구성성이 있는 전력 분배기이다. 이 전력 분배기는 고출력 모드에서는 신호가 단자 1에서 단자 2로만 가야 하며, 저출력 모드에서는 신호가 단자 1에서 단자 3으로만 가야 한다. 이 두 모드에서 모두 임피던스 정합이 이루어져야 하며 손실은 작아야 한다. 이러한 조건을 만족시키기 위하여 그림 4(b) 와 같이 $\lambda/4$ 길이의 결합 선로 두 개와 스위치 두 개로 구성된 전력 분배기를 제안한다. 이 구조는 2-2 에 제시된 결합 선로를 이용한 기존 연구에 비하여 크기가 작고 구조가 단순한 장점이 있다.

이 전력 분배기의 동작 원리는 다음과 같다. 고출




그림 5. (a) 고출력 모드에서의 전력 분배기, (b) 저출력 모드에서의 전력 분배기

Fig. 5. (a) Power divider in high power mode, (b) power divider in low power mode.

력 모드일 때 스위치 1(S_1)과 스위치 2(S_2)는 모두 닫히게 되어 그림 5(a)와 같아진다. 이때 위쪽의 $\lambda/4$ 결합 선로는 일반적인 전송선(transmission line)과 같이 동작하며 아래와 같은 특성 임피던스를 가진다^{[6],[7]}.

$$Z_{H,u} = \frac{2Z_{0e,u}Z_{0o,u}}{Z_{0e,u} + Z_{0o,u}} \quad (1)$$

여기서, $Z_{H,u}$ 는 위쪽 전송선의 특성 임피던스를 나타내며, $Z_{0e,u}$ 와 $Z_{0o,u}$ 는 각각 위쪽 결합 선로의 우모드(even mode) 임피던스와 기모드(odd mode) 임피던스를 나타낸다. 그림 5(a)에서 아래쪽 $\lambda/4$ 결합 선로의 입력 임피던스는 개방(open)이 된다. 따라서, 위쪽 전송선의 특성 임피던스 $Z_{H,u}$ 가 단자 임피던스 Z_0 와 같아지면 단자 1과 단자 2에서 임피던스 정합이 이루어지며, 단자 1에 입력된 신호는 단자 3으로는 가지 않고 단자 2로 손실 없이 가게 된다.

반면에 저출력 모드일 때 스위치 1과 스위치 2는 모두 열리고 신호의 흐름은 그림 5(b)와 같게 된다. 이때에는 위쪽 결합 선로의 입력 임피던스가 개방(open)이 되며, 아래쪽 결합 선로는 아래와 같은 특성 임피던스를 가지는 일반적인 전송선으로 동작하게 된다^{[6],[7]}.

$$Z_{L,d} = \frac{Z_{0e,d} - Z_{0o,d}}{2} \quad (2)$$

여기서, $Z_{L,d}$ 는 아래쪽 전송선의 특성 임피던스를 나타내며, $Z_{0e,d}$ 와 $Z_{0o,d}$ 는 각각 아래쪽 결합 선로의 우모드 임피던스와 기모드 임피던스를 나타낸다. 따라서, 아래쪽 전송선의 특성 임피던스 $Z_{L,d}$ 가 단자 임피던스 Z_0 와 같아지면 단자 1과 단자 3에서 임피던스 정합이 이루어지며, 단자 1에 입력된 신호는 단자 2로는 가지 않고 단자 3으로 손실 없이 가게 된다.

IV. 제작 및 측정 결과

제안된 전력 분배기는 유전율이 10이고 두께가 30 mils인 Teflon 기판에서 설계되었으며, 설계 주파수는 1.0 GHz이다. 그림 4(b)의 전력 분배기를 설계하기 위해서는 먼저 각 결합 선로의 우모드 및 기모드 임피던스를 결정하여야 한다. 수식 (1)과 (2)에 주어진 각 결합 선로의 특성 임피던스가 단자 임피던스 Z_0 (50 Ω)와 같도록 하는 우모드와 기모드 임피던스 조합은 많이 존재한다. 시뮬레이션을 통해서 살펴본 결과, 기모드 임피던스와 우모드 임피던스의 비가 클수록 대역폭 특성이 우수하다는 사실을 알 수 있었다. 하지만, 이 비가 너무 크면 결합 선로 간 격이 작아져서 물리적으로 구현하기가 어렵다. 따라서, 물리적으로 구현이 가능하면서 가장 우수한 대역폭 특성을 얻도록 각 결합 선로의 우모드, 기모드 임피던스를 결정하였으며, 이를 표 1에 제시하였다. 여기서, 물리적 구현이 가능한 치수에 대한 정보는 PCB 제작업체를 통해 얻었다.

그림 6은 실제로 제작된 전력 분배기의 사진이다.

스위치는 Agilent사의 GaAs pHEMT(모델명: ATF-36077)을 사용하였다. 이 트랜지스터의 드레인과 소스가 스위치 역할을 하며 게이트 전압을 통하여 단

표 1. 제안한 전력 분배기의 각 결합 선로의 임피던스와 치수
Table 1. Impedance and dimension of the coupled lines of the proposed power divider.

	$Z_{H,u}$ (Ω)	Z_{0e} (Ω)	Z_{0o} (Ω)	라인 폭 (mm)	라인 간격 (mm)	라인 길이 (mm)
위쪽의 $\lambda/4$ 결합 선로	50	118.05	31.72	0.2	0.07	32.36
아래쪽 의 $\lambda/4$ 결합 선로	50	133.58	33.58	0.135	0.07	32.96




그림 6. 제안한 전력 분배기의 제작 사진
Fig. 6. Photos of the proposed power divider.

락(short)과 개방(open)을 하게 된다.

그림 7과 그림 8은 각각 고출력 모드와 저출력 모드의 측정 결과와 시뮬레이션 결과를 나타낸다. 이 때 시뮬레이션은 결합 선로의 특성을 보다 정확히 예측하기 위하여 EM(electromagnetic) 시뮬레이터인 ADS의 Momentum을 이용하였다. 이 시뮬레이션에서는 스위치 대신 이상적인 개방과 접지를 사용하였다. 그림 7의 고출력 모드일 때 측정 결과를 보면 중심 주파수가 1.0 GHz에서 0.9 GHz로 약간 이동하였고, 이 지점에서 반사손실(S_{11})과 삽입손실(S_{21})은 각각




그림 7. 고출력 모드일 때 시뮬레이션 및 측정 결과
Fig. 7. Measured and simulated result in high power mode.

-16.49 dB와 -0.83 dB였다. 저출력 모드일 때의 측정 결과 역시 중심 주파수가 0.9 GHz로 이동하였고, 반사손실과 삽입손실(S_{21})은 각각 -16.28 dB와 -0.73 dB였다. 중심 주파수가 0.9 GHz로 이동한 것은 스위치로 사용한 트랜지스터의 기생 인덕턴스 성분(드레인과 소스의 인덕턴스, 트랜지스터 연결에 사용된 라인)에 의한 것으로 시뮬레이션을 통해 확인하였다. 또한, 각각의 모드에서 삽입 손실이 조금 증가한 것을 볼 수 있는데, 이 역시 스위치에 의한 것으로 각각의 모드에서 시뮬레이션을 통해 그 이유를 찾아 볼 수 있었다. 먼저 고출력 모드일 때는 두 스위치는 단락, 즉, 트랜지스터는 아주 낮은 임피던스를 주어야 한다. 하지만, 트랜지스터가 on되더라도




그림 8. 저출력 모드일 때 측정 및 시뮬레이션 결과
Fig. 8. Measured and simulated result in low power mode.

드레인-소스 간에는 저항(on-저항)이 있기 때문에 이를 인하여 삽입 손실이 증가한다. 저출력 모드일 때는 두 개의 스위치가 모두 개방되는데, 이때 트랜지스터는 아주 큰 임피던스를 주어야 한다. 하지만, 드레인-소스 간의 커페시턴스로 인해 완벽한 개방 상태를 만들지 못하며 그로 인해 삽입 손실을 증가시켰을 뿐만 아니라 대역폭도 줄어들게 하였다.

고출력 모드일 때와 저출력 모드일 때 대역폭을 비교해 보면 저출력일 때의 대역폭이 상당히 줄어든 것을 알 수 있다. 이는 고출력 모드일 때 신호를 차단하는 역할을 하는 아래쪽 $\lambda/4$ 결합 선로가 광대역으로 동작하는데 반해, 저출력 모드일 때는 신호를 차단하는 역할을 하는 위쪽 $\lambda/4$ 결합 선로가 협대역




그림 9. 고출력 모드와 저출력 모드에서 격리도(시뮬레이션 결과)
Fig. 9. Isolation in high power mode and low power mode(simulation result).

으로 동작하기 때문이다.

중심 주파수가 1.0 GHz에서 0.9 GHz로 이동하였지만 이 지점에서 고출력 모드와 저출력 모드일 때 반사 손실과 삽입 손실의 측정 결과를 통해 제안한 전력 분배기는 경로를 재구성하고 각 모드에서 임피던스 정합이 이루어지는 것을 확인할 수 있다.

제안한 전력 분배기를 이용하여 전력 증폭기를 구성할 경우, 단자 2와 단자 3의 격리도(isolation)는 반사 손실과 삽입 손실만큼 중요하다. 그림 9는 시뮬레이션을 통해 얻은 고출력 모드와 저출력 모드에서의 격리도이다. 시뮬레이션 결과에서 알 수 있듯이 제안한 전력 분배기는 각각의 모드에서 격리도가 -20 dB 이하인 우수한 특성을 보인다.

V. 맺음말

본 논문에서는 출력의 크기에 따라 경로 재구성이 가능한 전력 분배기를 제안하였다. 두 개의 $\lambda/4$ 결합 선로와 두 개의 스위치로 구성된 전력 분배기는 두 동작 모드에서 임피던스 정합이 이루어지면서 신호의 이동 경로가 재구성되는 특성을 가지고 있다.

제안한 전력 분배기는 유전율이 10이고, 두께가 30 mils인 Teflon 기판에서 중심주파수를 1.0 GHz하여 제작되었다. 실제로 제작한 전력 분배기는 스위치의 기생 인덕턴스로 인해 중심 주파수가 1.0 GHz

에서 0.9 GHz로 약간 이동하였으며, 훑겨진 중심 주파수에서 측정 결과를 살펴보면 고출력 모드일 때, 반사 손실과 삽입 손실은 각각 -16.49 dB와 -0.83 dB이고 저출력 모드일 때, 반사 손실과 삽입 손실은 각각 -16.28 dB와 -0.73 dB이다. 위의 측정 결과를 통해 경로의 재구성성을 확인하였고, 임피던스 정합도 이루어짐을 확인하였다.

본 논문에서 제안한 전력 분배기를 이용하여 그림 4(a)와 같은 구조로 전력 증폭기를 구현한다면 back-off 지점도 상당히 낮출 수 있어 전력 증폭기의 평균 효율 개선에 크게 기여할 수 있을 것으로 예상된다. 그리고 본 연구는 제안한 전력 분배기를 이용한 고효율 전력 증폭기에 대한 연구로 계속 진행될 것이다.

참 고 문 헌

- [1] S. C. Cripps, *RF Power Amplifiers for Wireless Communications*, 2nd Edition, Artech House, pp. 285-290, 2006.
- [2] J. F. Sevic, "Statistical characterization of RF power amplifier efficiency for CDMA wireless co-

munication systems", *IEEE Wireless Communications Conf.*, pp. 110-113, Aug. 1997.

- [3] D. Kimball, J. Jeong, C. Hsia, P. Draxler, S. Lanfranco, W. Nagy, K. Linthicum, L. Larson, and P. Asbeck, "High efficiency envelope tracking W-CDMA base station amplifier using GaN HFETs", *IEEE Trans. Microwave Theory and Tech.*, vol. 54, no. 11, pp. 3848-3856, Nov. 2006.
- [4] M. Kim, J. B. Hacker, R. E. Mihilovich, and J. F. DeNatale, "A monolithic MEMS switched dual-path power amplifier", *IEEE Microw. Wireless Compon. Lett.*, vol. 11, no. 7, pp. 285-286, Jul. 2001.
- [5] Y. Chung, R. Song, K. T. Kim, D. Ahn and T. Itoh, "Power routing scheme with dual operating modes", *Electron. Lett.*, vol. 40, pp. 129-130, Jan. 2004.
- [6] D. M. Pozar, *Microwave Engineering*, 2nd Edition, John Wiley & Sons, pp. 474-477, 2004.
- [7] G. Matthaei, L. Young, and E. M. T. Jones, *Microwave Filters, Impedance-Matching Networks, and Coupling Structures*, Artech House, pp. 217-229, 1980.

김 승 훈



2008년 2월: 광운대학교 전파공학과 (공학사)
2008년 3월~현재: 광운대학교 전자통신공학과 석사과정
[주 관심분야] RF 시스템, RF Power Amplifier, 초고주파 회로 설계, MMIC 등

정 인 영



1994년 2월: 서울대학교 전자공학과 (공학사)
1996년 2월: 서울대학교 전자공학과 (공학석사)
2000년 8월: 서울대학교 전기공학부 (공학박사)
2000년 9월~2004년 2월: 삼성전자 메모리사업부 책임연구원
2004년 3월~2008년 2월: 경상대학교 전자공학과 조교수
2008년 3월~현재: 광운대학교 전자통신공학과 부교수
[주 관심분야] 메모리 소자 및 회로 설계, 저전력 집적회로, 바이오 센서 소자 및 회로 설계

정 진 호



1997년 2월: 서울대학교 전기공학
부 (공학사)
1999년 2월: 서울대학교 전기공학
부 (공학석사)
2004년 8월: 서울대학교 전기컴퓨터
공학부 (공학박사)
2004년 10월~2007년 2월: University

of California, San Diego, Post-Doc.

2007년 3월~현재: 광운대학교 전자통신공학과 조교수
[주 관심분야] RF Power Amplifiers, MMIC, RFIC, Micro-
wave Transistor Modeling, Power Combiners 등