• 제목/요약/키워드: 2.4 GHz

검색결과 2,439건 처리시간 0.024초

다중대역 무선 USB 동글용 내장 Hook형 안테나 (Internal Hook-shaped Patch Antenna for Multiband Wireless USB Dongle Applications)

  • 정성재;황금철;신재호
    • 대한전자공학회논문지TC
    • /
    • 제47권11호
    • /
    • pp.91-96
    • /
    • 2010
  • 본 논문에서는 hook형 패치를 이용한 무선 USB 동글(dongle)용 안테나를 제안한다. 제안된 안테나는 hook형 패치에 모노폴 element를 결합시켜 다중 대역 특성을 구현하였다. 안테나의 전체 크기는 $10mm{\times}50mm{\times}0.8mm$ 이고, 유전율 4.6, loss tangent가 0.025인 FR-4기판 위에 설계되었다. 50옴 동축케이블을 이용하여 급전하였으며, 반사계수 측정 결과 -10 dB를 기준으로, 2.4 GHz - 2.5 GHz, 3.4 GHz - 3.6 GHz, 5.15 GHz - 5.825 GHz 대역에서 공진 특성을 가지는 것을 확인하였다. 또한 측정된 안테나 복사패턴은 전 주파수에서 전방향성 특성을 보였다. 따라서 제안된 안테나는 WLAN, WiMAX, Bluetooth를 대역을 지원하는 소형 무선 USB 동글 장치에 적합할 것으로 사료된다.

사이즈 감소를 위한 이중대역 PIFA 안테나 설계 및 제작 (Design and Fabrication of Dualband PIFA for size reduction)

  • 임동철;박효달
    • 한국통신학회논문지
    • /
    • 제31권9A호
    • /
    • pp.900-905
    • /
    • 2006
  • 본 논문에서는 $2.40{\sim}2.482GHz$$5.75{\sim}5.85GHz$ 대역의 무선 LAN용 PIFA(Planar Inverted F Antenna) 안테나를 설계 제작하였다. 패치의 사이즈 감소를 위해 hair-pin 구조와 short-pin 구조를 갖도록 하였으며, 접지면과 기판사이에 공기층을 삽입하여 VSWR<2.0에서 적절한 대역을 얻고자 하였다. 설계시 주요 파라미터는 hair-pin 길이, 폭, 위치와 공기층의 두께 및 급전위치였으며 최적화된 파라미터를 가지고 실제 제작 및 측정하였다. 제작된 안테나의 측정결과는 다음과 같다. 공진 주파수는 2.37GHz 와 5.86GHz이고, VSWR<2.0에서 각각 약 90MHz 와 350MHz의 대역폭을 얻었으며 $1.91{\sim}4.37dBi$의 이득을 얻었다. 2.4GHz에서 H-평면과 E-평면은 각각 $52.83^{\circ}$$85.90^{\circ}$로 나타났으며 5.8GHz에서 H-평면과 E-평면은 각각 $65.68^{\circ}$$52.143^{\circ}$로 나타났다.

2.4[GHz]/5.8[GHz] 이중대역 SPDT 스위치 설계 (Design of a Dual-Band Switch with 2.4[GHz]/5.8[GHz])

  • 노희정
    • 조명전기설비학회논문지
    • /
    • 제22권8호
    • /
    • pp.52-58
    • /
    • 2008
  • 본 논문에서는 2.4[GHz]/5.8[GHz] 대역의 이중대역 스위치 설계에 대하여 논한다. 이 스위치는 TDD시스템에 적용 가능하며, 광대역 특성을 개선할 수 있는 새로운 구조를 제안하고 시뮬레이션을 통해 최적의 구조로 설계하였다. 2.4[GHz]/5.8[GHz] 이중대역 스위치는 현재 상용화되고 있는 802.11a/b/g 시스템에 응용할 수 있는 광대역, 고출력, 높은 격리도를 갖는 구조를 연구하였다. 스위치의 송신부는 2개의 FET를 스택 구조로 병렬 스위칭 소자로 동작하도록 설계하였다. 수신부는 기본적인 직/병렬 FET에 추가로 직렬 FET를 삽입한 비대칭 구조를 갖도록 수신부를 설계하였다. SPDT(Single Pole Double Throw) Tx/Rx FET 스위치는 하나의 입력에 2개의 출력으로 스위칭할 수 있는 장치이다. 이 제작된 스위치는 삽입손실 특성은 DC$\sim$6[GHz]까지 3[dB]보다 낮으며 수신경로의 격리도는 -30[dB]이하의 특성을 가지고 있다.

10 GHz 단일 위상 분주 방식 주파수 분배기 설계 (10 GHz TSPC(True Single Phase Clocking) Divider Design)

  • 김지훈;최우열;권영우
    • 한국전자파학회논문지
    • /
    • 제17권8호
    • /
    • pp.732-738
    • /
    • 2006
  • 10 GHz까지 동작하는 주파수 1/2 분배기와 주파수 1/4 분배기를 설계하였다. 회로에 사용된 설계 방법은 단일 위상 분주 방식이다. 단일 위상 분주 방식 분배기는 단 하나의 클럭 신호만을 필요로 하고 회로를 구성하는 소자도 크기가 작은 능동 소자로 이루어져 구조가 매우 간단한 장점이 있다. 측정을 통하여 바이어스 전압이 높아질수록 free running 주파수와 동작 주파수 영역이 높아짐을 확인할 수 있었다. 주파수 1/2 분배기와 주파수 1/4 분배기 회로에 바이어스 전압 $3.0{\sim}4.0V$, 입력 파워 16 dBm, 오프셋 전압 $1.5{\sim}2.0V$, 10 GHz 입력 신호를 가했을 때 입력 주파수의 1/2, 1/4에 해당하는 5 GHz, 2.5 GHz의 출력 신호를 각각 얻을 수 있었다. 주파수 1/2 분배기의 레 이 아웃 크기는 $500{\times}500 um^2$이고 측정용 패드와 연결 부분을 제외한 순수한 레이아웃 크기는 $50{\times}40 um^2$이다.

이동통신 기지국을 위한 적층된 원형 마이크로스트립 안테나 설계 (Design of Stacked Circular Microstrip Antenna for Mobile Communication Base Station)

  • 김남현;노광현;강영진
    • 대한전자공학회논문지TC
    • /
    • 제37권2호
    • /
    • pp.83-90
    • /
    • 2000
  • 본 논문에서는 이중공진 및 광대역, 고이득의 특성을 갖는 적층된 원형-디스크 마이크로스트립 1×4 배열 안테나를 차세대 이동통신인 IMT-2000시스템(상향링크: 1.885 GHz∼2.025 GHz, 하향링크: 2.11 GHz∼2.2 GHz)기지국에서 응용할 수 있도록 설계 제작 및 실험하였다. 실험결과 상향:l.885 GHz, 하향:2.178 GHz로 원하는 주파수대에서 정확히 이중 공진하고, 궤환 손실은 -30.19dB, -24.99dB로 나타났으며 VSWR은 각각 1.06, 1.43, 그리고 VSWR<2 에서의 대역폭 402 MHz, -3dB 빔 폭은 1.88 GHz에서( αE :16.8。, αH : 69。), 2.178 GHz에서(αE:15.2。, αH:51.5。)를 갖고, 이득은 사용 하고자 하는 주파수 전반에 거쳐 약 13.7 dBi∼15.21 dBi의 이득을 얻었다.

  • PDF

Fully Embedded 2.4GHz Compact Band Pass Filter into Multi-Layered Organic Packaging Substrate

  • Lee, Seung-J.;Lee, Duk-H.;Park, Jae-Y.
    • 마이크로전자및패키징학회지
    • /
    • 제15권1호
    • /
    • pp.39-44
    • /
    • 2008
  • In this paper, fully embedded 2.4GHz WLAN band pass filter (BPF) was investigated into a multi-layered organic packaging substrate using high Q spiral stacked inductors and high Dk MIM capacitors for low cost RF System on Package (SOP) applications. The proposed 2.4GHz WLAN BPF was designed by modifying chebyshev second order filter circuit topology. It was comprised of two parallel LC resonators for obtaining two transmission zeros. It was designed by using 2D circuit and 3D EM simulators for finding out optimal geometries and verifying their applicability. It exhibited an insertion loss of max -1.7dB and return loss of min -l7dB. The two transmission zeros were observed at 1.85 and 6.7GHz, respectively. In the low frequency band of $1.8GHz{\sim}1.9GHz$, the stop band suppression of min -23dB was achieved. In the high frequency band of $4.1GHz{\sim}5.4GHz$, the stop band suppression of min -l8dB was obtained. It was the first embedded and the smallest one of the filters formed into the organic packaging substrate. It has a size of $2.2{\times}1.8{\times}0.77mm^3$.

  • PDF

Phase Locked Loop Sub-Circuits for 24 GHz Signal Generation in 0.5μm SiGe HBT technology

  • Choi, Woo-Yeol;Kwon, Young-Woo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제7권4호
    • /
    • pp.281-286
    • /
    • 2007
  • In this paper, sub-circuits for 24 GHz phase locked 100ps(PLLs) using $0.5{\mu}m$ SiGe HBT are presented. They are 24 Ghz voltage controlled oscillator(VCO), 24 GHz to 12 GHz regenerative frequency divider(RFD) and 12 GHz to 1.5 GHz static frequency divider. $0.5{\mu}m$ SiGe HBT technology, which offers transistors with 90 GHz fMAX and 3 aluminum metal layers, is employed. The 24 GHz VCO employed series feedback topology for high frequency operation and showed -1.8 to -3.8 dBm output power within tuning range from 23.2 GHz to 26 GHz. The 24 GHz to 12 GHz RFD, based on Gilbert cell mixer, showed 1.2 GHz bandwidth around 24 GHz under 2 dBm input and consumes 44 mA from 3 V power supply including I/O buffers for measurement. ECL based static divider operated up to 12.5 GHz while generating divide by 8 output frequency. The static divider drains 22 mA from 3 V power supply.

차세대 밀리미터파 대역 WPAN용 60 GHz CMOS SoC (60 GHz CMOS SoC for Millimeter Wave WPAN Applications)

  • 이재진;정동윤;오인열;박철순
    • 한국전자파학회논문지
    • /
    • 제21권6호
    • /
    • pp.670-680
    • /
    • 2010
  • 본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

광대역 레이다 측정 신호를 이용한 표적 구분 성능 향상 (Performance Improvement of Radar Target Classification Using UWB Measured Signals)

  • 이승재;이성준;최인식;박강국;김효태;김경태
    • 한국전자파학회논문지
    • /
    • 제22권10호
    • /
    • pp.981-989
    • /
    • 2011
  • 본 논문에서는 광대역 레이다 측정 신호를 이용하여 5기종의 스케일 모델에 대해 표적 구분 실험을 수행하였다. 대역폭의 크기에 따른 표적 구분 성능을 비교하기 위해 2 GHz(2~4 GHz), 4 GHz(2~6 GHz), 그리고 6 GHz(2~8 GHz)의 대역폭을 이용하였고, 시간-주파수 영역 해석법인 STFT와 CWT를 이용하여 각 표적에 대한 특성벡터를 추출하였다. 여기서 추출된 특성 벡터들은 multi-layerd perceptron(MLP) 신경망 구분기의 입력으로 사용되어 표적 구분 성능을 비교한 결과, 사용하는 주파수 대역폭이 넓을수록 표적 구분 성능이 향상되는 것을 확인할 수 있었다.

이중 대역 전송선로를 활용한 이중 대역 F급 전력 증폭기 개발 (Dual-Band Class-F Power Amplifier based on dual-band transmission-lines)

  • 이창민;박영철
    • 대한전자공학회논문지TC
    • /
    • 제47권4호
    • /
    • pp.31-37
    • /
    • 2010
  • 본 논문에서는 셀룰러와 ISM 대역에서 동작하는 이중 대역 고효율 F급 전력증폭기를 제안하였으며, 이를 위해 우선적으로 E-pHEMT FET를 사용하여 두 (840MHz, 2.4GHz) 대역에서 동작하는 각각의 단일 F급 PA를 설계하여 효율을 확인였다. 그 결과, 840MHz에서 동작하는 PA의 경우 출력 전력 24.4dBm에서 81.2%의 효율을 얻었고, 2.4GHz에서 동작하는 PA는 출력 전력 22.4dBm에서 93.5%의 효율을 얻었다. 이후 두 대역에서의 성능을 이중 대역 F급 전력증폭기에서 구현하기 위하여 이상적인 SPDT 스위치의 개념을 적용한 이중 대역 고조파 제어 회로를 설계하였다. 실제 SPDT 스위치를 적용하기 이전 단계로써 전송선로의 길이를 조절하여 이중 대역에서 동작하는 F급 증폭기를 개발하였다. 실험 결과, 840MHz 모드의 경우에 23.5dBm에서 60.5%의 효율을, 2.4GHz 모드는 19.62dBm에서 50.9%의 효율을 얻을 수 있었다. 이는 저가의 2GHz 이하에서 사용되는 FR-4기판에서도 그 이상의 고조파 제어가 가능하고 고효율의 F급 전력 증폭기 제작이 가능함을 보여준다.