• 한국전자파학회논문지
• /
• 제21권9호
• /
• pp.933-939
• /
• 2010

본 논문에서는 GPS(1.57~1.577 GHz)와 WiBro(2.3~2.4 GHz), WLAN(2.4~2.48 GHz)에서 이중 대역 동작하는 변형 스파이럴 모노폴 인쇄형 안테나를 설계 제작하였다. 이중 대역 동작하는 안테나 설계 시 필요한 주파수비를 자유롭게 조절하기 위해, 기본 공진 주파수와 3배수 하모닉 공진 주파수의 전류 분포가 다름을 이용하여 스파이럴 내부 선로의 간격을 다르게 하고 브랜치 라인을 삽입하였다. 측정 대역폭은 기본 공진 주파수에서 140 MHz(1.47~1.61 GHz), 3배수 하모닉 공진 주파수에서 420 MHz(2.29~2.71 GHz)로 나타났다. 최대 방사 이득은 GPS(1.575 GHz) 대역에서 2.825 dBi, WiBro(2.35 GHz) 대역에서 3.65 dBi, 그리고 WLAN(2.45 GHz) 대역에서 4.564 dBi로 측정되었다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.670-680
• /
• 2010

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

• 한국전자파학회지:전자파기술
• /
• 제4권3호
• /
• pp.11-17
• /
• 1993

비대칭 결합선로를 이용한 대역통과 필터와 MESFET으로 구성되는 능동 다이플렉서를 실현하였다. 여기서 비대칭 결합 마이크로스트립 선로의 어드미턴스 인버터 파라미터는 대역통과 펼터의 기본적인 설계 파라미터에 대한 함수로서 주어진다. 능동 다이플렉서는 중심주파수 9 GHz와 11 GHz에서 각각 대역폭 22%와 18%로 설계하였고, Super-compact를 이용하여 설계값을 최적화하였다. 실험 결과 8.3-9.6 GHz와 10.3-11.8 GHz의 각대역에서 $6.2\pm0.3$ dB의 균일한 이득을 얻었고, 이 결과 는 대역폭은 잘 일치하나 이득은 설계값보다 1.5 dB 정도의 차이가 있었다.

• 한국정보통신학회논문지
• /
• 제8권3호
• /
• pp.535-540
• /
• 2004

본 논문에서는 CPW급전을 이용한 직사격형 슬롯안테나를 설계 방법에 대해 기술하였다. CPW 급전을 이용한 슬롯안테나는 간단한 구조를 가지고, 능동소자에 집적이 용이하다. 논문에 제시한 안테나는 다중 공진을 이용하여 광대역을 실현하고자 안테나의 구성을 내부패치안테나와 외부패치안테나 두 부분으로 하였다. 또한 안테나의 파라미터 변화와 내부패치 안테나의 위치 및 크기를 변화함으로써 다중공진안테나의 특성을 확인하였다. 제시된 안테나의 각각의 공진주파수 실험 결과치는 1,9GHz, 2.8GHz, 3,5GHz, 4,9GHz로 측정되었다. 각각의 공진주파수의 방사패턴에서 네 번째 공진주파수의 방사패턴이 TM11모드로 나타나므로 실제 제시한 직사각형 슬롯안테나는 3중공진주파수로 나타나는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.117-122
• /
• 2006

본 논문에서는 MB-OFDM 방식의 초광대역 시스템 응용을 위한 단일 단 cascode 구조의 CMOS 저잡음증폭기를 설계하였다. 광대역 ($3.1GHz\~4.9GHz$) 입력 매칭은 칩 면적과 잡음지수를 줄이기 위해 간단한 대역 통과 필터를 사용하여 수행하였다. $0.18{\mu}m$ CMOS 공정변수를 사용하여 모의실험 한 결과, 설계된 증폭기는 9.7dB의 최대 이득, $2.1GHz\~7.1GHz$의 3dB 대역폭, 2dB의 최소잡음지수, -2dBm의 IIP3, -11.8dB 이하의 입력 반사 손실 특성을 보이며, 1.8V 공급 전원전압에 25.8mW의 전력을 소모한다. 칩면적은 패드를 포함해서 $0.74mm^2$이다.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.739-745
• /
• 2009

이 논문은 저주파수 영역에서 광대역을 실현하기 위해 대칭형 미앤더 급전 선로를 이용한 사다리꼴 평면 UWB 안테나의 설계를 제안한다. 제안된 설계 안테나의 크기는 $15.5{\times}2.1{\times}1.6mm^3$이며, 설계에 고려된 유전체는 4.4의 복소 비유전율을 가진다. 계산된 대역폭은 9.52 GHz($1.31{\sim}10.83$ GHz)이고, 측정된 대역폭은 반사 손실 -10 dB 이하에서 9.1 GHz($1.5{\sim}10.6$ GHz)이며, 이 대역은 UWB 안테나 대역폭을 만족한다. 또한, 시뮬레이션상 복사 패턴과 측정 패턴이 각각의 주파수에서 서로 잘 일치하는 것을 보여주고 있다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.997-1002
• /
• 2009

본 논문에서는 microstrip line에서 광대역 특성을 갖는 ENG(Epsilon Negative) ZOR(Zeroth-Order Resonant) 안테나를 설계, 제작, 측정 및 비교, 분석하였다. 제안된 안테나는 mushroom 구조를 이용하여 설계하였고, 영차 공진 단일 셀의 공진 주파수는 12 GHz이다. 안테나 크기는 $7.65{\times}1.31{\times}2.37\;mm$(or $0.306{\times}0.053{\times}0.095\;{\lambda}_0$ at 9.2 GHz)이다. 설계 방법은 방사 손실을 고려한 전송 이론 모델링을 바탕으로 설계하였다. 정합을 위한 결합 커패시터를 사용해서 안테나 공진 주파수가 9.2 GHz로 낮아졌으며, 이 주파수에서 측정된 대역폭은 1,831 MHz(20.0%)이며, 최대 이득은 7.1 dBi이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.849-852
• /
• 2007

본 논문에서는 마이크로스트립 안테나의 좁은 대역폭 문제를 개선하여 IEEE 802.11a의 표준규격(가. $5.15{\sim}5.25$[GHz], 나. 5.25${\sim}5.35$[GHz], 다. $5.725{\sim}5.875$[GHz])을 모두 포함할 수 있는 5[GHz]대역 광대역, 고 이득 안테나를 설계하였다. 설계된 패치 안테나는 소형화를 위해 분리되어진 방사패치와 기생패치 사이에 유전체(폴리우레탄 : ${\varepsilon}_r=6.5$)를 삽입하여 공진주파수를 조정하였으며, 공기에 의해 분리되어진 방사패치와 접지면을 폼(${\varepsilon}_r=1.03$)으로 고정시켰다. 설계된 안테나의 주파수 대역폭(VSWR 2:1)은 $4.9[GHz]{\sim}6.1[GHz]$까지 약1.2[GHz]의 광대역 특성을 보였으며, 또한 E-평면과 H-평면 이득은 12[dBi]이상, 3[dB] 빔폭은 E-평면 $30^{\circ}$와 H-평면 $60^{\circ}$이상의 개선된 특성을 보였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권4호
• /
• pp.192-197
• /
• 2009

This paper presents the design and measurement of a 2.4/5.2-GHz dual band VCO with a balanced frequency doubler in $0.18\;{\mu}m$ CMOS process. The topology of a 2.4 GHz VCO is a cross-coupled VCO with a LC tank and the frequency of the VCO is doubled by a frequency balanced doubler for a 5.2 GHz VCO. The gate bias matching network for class B operation in the balanced doubler is adopted to obtain as much power at 2nd harmonic output as possible. The average output powers of the 2.4 GHz and 5.2 GHz VCOs are -12 dBm and -13 dBm, respectively, the doubled VCO has fundamental harmonic suppression of -25 dB. The measured phase noises at 5 MHz frequency offset are -123 dBc /Hz from 2.6 GHz and -118 dBc /Hz from 5.1 GHz. The total size of the dual band VCO is $1.0\;mm{\times}0.9\;mm$ including pads.

• 전기학회논문지
• /
• 제58권1호
• /
• pp.137-146
• /
• 2009

We present a micromechanical digital-to-analog (DA) variable capacitor using a parallel digital actuator array, capable of accomplishing high-Q tuning. The present DA variable capacitor uses a parallel interconnection of digital actuators, thus achieving a low resistive structure. Based on the criteria for capacitance range ($0.348{\sim}1.932$ pF) and the actuation voltage (25 V), the present parallel DA variable capacitor is estimated to have a quality factor 2.0 times higher than the previous serial-parallel DA variable capacitor. In the experimental study, the parallel DA variable capacitor changes the total capacitance from 2.268 to 3.973 pF (0.5 GHz), 2.384 to 4.197 pF (1.0 GHz), and 2.773 to 4.826 pF (2.5 GHz), thus achieving tuning ratios of 75.2%, 76.1%, and 74.0%, respectively. The capacitance precisions are measured to be $6.16{\pm}4.24$ fF (0.5 GHz), $7.42{\pm}5.48$ fF (1.0 GHz), and $9.56{\pm}5.63$ fF (2.5 GHz). The parallel DA variable capacitor shows the total resistance of $2.97{\pm}0.29\;{\Omega}$ (0.5 GHz), $3.01{\pm}0.42\;{\Omega}$ (1.0 GHz), and $4.32{\pm}0.66\;{\Omega}$ (2.5 GHz), resulting in high quality factors which are measured to be $33.7{\pm}7.8$ (0.5 GHz), $18.5{\pm}4.9$ (1.0 GHz), and $4.3{\pm}1.4$ (2.5 GHz) for large capacitance values ($2.268{\sim}4.826$ pF). We experimentally verify the high-Q tuning capability of the present parallel DA variable capacitor, while achieving high-precision capacitance adjustments.