• 제목/요약/키워드: 1.8 GHz

검색결과 1,331건 처리시간 0.024초

넓은 대역폭이 소거된 소형 UWB 안테나 설계 (Design of the Wideband Notched Compact UWB Antenna)

  • 김철복;임정섭;이호상;장재삼;정영호;조동기;이문수
    • 대한전자공학회논문지TC
    • /
    • 제44권9호
    • /
    • pp.54-62
    • /
    • 2007
  • 본 논문에서는 최근 발표된 UWB 주파수 허용대역($3.1{\sim}4.8$ GHz, $7.1{\sim}10.2$ GHz)을 만족하기 위해 두 개의 부채꼴 루프 안테나를 대칭적으로 놓음으로써 넓은 주파수 대역을 소거할 수 있는 UWB 안테나를 설계한다. 설계된 안테나의 패치면에 inverted_L 모양의 슬릿을 삽입함으로써 소거하고자 하는 $4.8{\sim}7.1$ GHz의 넓은 주파수 대역을 소거할 수 있었다. 최적화하여 제작된 UWB 안테나는 3.1 GHz이상에서 -10dB 이하의 반사손실 값을 가지고, 1 ns 이하의 군지연과 선형적인 위상특성을 가졌다. 패치면에 inverted-L 모양의 슬릿을 삽입한 안테나는 $4.8{\sim}7.1GHz$의 대역 내에서 -10dB이상의 반사손실과 5 ns의 군지연, 비선형적인 위상 및 이득감소특성을 가졌다. 제작된 안테나의 방사패턴은 각각의 주파수에서 무지향성의 특성을 나타내었다.

비대칭 결합 마이크로스트립 선로를 이용한 능동 다이플렉서의 구현 (Design and Implementation of Active Diplexer Using Asymmetrical Coupled Microstrip Lines)

  • 윤현보;문승찬;최원영
    • 한국전자파학회지:전자파기술
    • /
    • 제4권3호
    • /
    • pp.11-17
    • /
    • 1993
  • 비대칭 결합선로를 이용한 대역통과 필터와 MESFET으로 구성되는 능동 다이플렉서를 실현하였다. 여기서 비대칭 결합 마이크로스트립 선로의 어드미턴스 인버터 파라미터는 대역통과 펼터의 기본적인 설계 파라미터에 대한 함수로서 주어진다. 능동 다이플렉서는 중심주파수 9 GHz와 11 GHz에서 각각 대역폭 22%와 18%로 설계하였고, Super-compact를 이용하여 설계값을 최적화하였다. 실험 결과 8.3-9.6 GHz와 10.3-11.8 GHz의 각대역에서 $6.2\pm0.3$ dB의 균일한 이득을 얻었고, 이 결과 는 대역폭은 잘 일치하나 이득은 설계값보다 1.5 dB 정도의 차이가 있었다.

  • PDF

주파수 3체배기를 이용한 W 밴드 주파수 합성기 설계 (Design of W Band Frequency Synthesizer Using Frequency Tripler)

  • 조형준;;김성균;김병성
    • 한국전자파학회논문지
    • /
    • 제24권10호
    • /
    • pp.971-978
    • /
    • 2013
  • 본 논문에서는 65 nm RF CMOS 공정을 이용하여 26 GHz 위상 고정 루프(PLL)를 설계하고, 주파수 3체배기(tripler)를 이용하여 W 밴드 주파수 합성기를 설계하였다. 26 GHz VCO는 22.8~26.8 GHz, 3체배기의 출력은 74~75.6 GHz의 주파수 조정 범위를 갖는다. 제작한 주파수 합성기는 총 75.6 mW의 전력을 소모하며, 3체배기의 최종 출력은 1 MHz 오프셋에서 -75 dBc/Hz, 10 MHz 오프셋에서 -101 dBc/Hz의 위상 잡음 특성을 갖는다.

65 nm CMOS 공정을 이용한 저면적 30~46 GHz 광대역 증폭기 (30~46 GHz Wideband Amplifier Using 65 nm CMOS)

  • 신미애;서문교
    • 한국전자파학회논문지
    • /
    • 제29권5호
    • /
    • pp.397-400
    • /
    • 2018
  • 본 논문에서는 칩 면적을 최소화한 65 nm CMOS 기반 30~46 GHz 대역 광대역 증폭기 회로의 설계 및 측정결과에 대하여 기술하였다. 전체 증폭기의 칩 면적을 줄이기 위해 결합 인덕터를 이용한 임피던스 정합회로를 사용하였다. 제작된 광대역 증폭기 회로는 9.3 dB 최대 이득, 16 GHz의 3 dB 대역폭 및 42 % 비대역폭 등의 측정 결과를 보였다. 입출력 반사 손실은 각각 35.8~46.0 GHz 대역과 28.6~37.8 GHz 대역에서 10 dB 이상이다. 공급 전압은 1.2 V이며, 소비 전력은 42 mW이다. 3 dB 대역폭 내에서의 군 지연 변화는 19.1 ps이며, 패드를 제외한 칩 면적은 $0.09mm^2$이다.

7.7~8.5 GHz 10 W 반도체 전력 증폭기의 구현에 관한 연구 (Realization of a 7.7~8.5GHz 10 W Solid-State Power Amplifier)

  • 박효달;김용구
    • 한국통신학회논문지
    • /
    • 제19권12호
    • /
    • pp.2489-2497
    • /
    • 1994
  • 본 논문에서 하이브리드 기법을 이용한 $7.7\sim8.5GHz$에서 동작하는 10 W 반도체 전력증폭기 개발에 대해 기술하였다. 본 증폭기의 제작과 측정은 위험부담을 최소화하고 제작의 용이성을 증가시키기 위하여 고이득을 위한 전단부, 구동용 중단부, 그리고 고전력부의 3증폭부로 나누어 수행하였으며, 최종 증폭기는 위에서 언급된 3 증폭부, 직류 바이어스 회로, 그리고 온도보상회로를 포함하여 하나의 하우징안에서 구현하였다. 측정된 소신호 이득은 $46\pm1dB$, 입출력 반사손실은 각각 25dB와 27dB 이상이며, 7.7, 8.1, 그리고 8.5 GHz의 3주파수에 대해 1dB 압축점에서의 출력전력은 $39.8\sim40.4dBm$으로서 최대출력전력 10 W를 만족한다. 10 MHz 차이가 있는 두 입력신호에서의 2톤 테스트에서는 출력전력 37.5 dBm에서 13.34 dBc 정도로서 설계시 요구된 사양과 잘 일치함을 알 수 있으며, 제작된 SSPA는 통신용 마이크로파중계기의 하부시스템으로서 부합되는 좋은 성능을 나타냄을 보여준다.

  • PDF

0.18-㎛ CMOS 공정을 이용한 6~18 GHz 8-비트 실시간 지연 회로 설계 (Design of a 6~18 GHz 8-Bit True Time Delay Using 0.18-㎛ CMOS)

  • 이상훈;나윤식;이성호;이성철;서문교
    • 한국전자파학회논문지
    • /
    • 제28권11호
    • /
    • pp.924-927
    • /
    • 2017
  • 본 논문에서는 6~18 GHz 대역 8-비트 true time delay(TTD) 회로의 설계 및 측정결과에 대하여 기술하였다. 단위 지연 회로는 상대적으로 시간 지연 변화율이 일정한 m-유도 필터(m-derived filter)를 이용하였다. 설계한 8-비트 TTD는 2개의 single-pole double-throw(SPDT)와 7개의 double-pole double-throw(DPDT) 스위치로 구현하였으며, 인덕터를 이용하여 반사 특성을 개선하였다. 설계된 8-비트 TTD는 $0.18{\mu}m$ CMOS 공정을 이용하여 제작하였다. 측정된 TTD 회로의 시간 가변 범위는 250 ps이고, 시간 지연 해상도는 약 1 ps이다. 6~18 GHz의 동작 주파수에서 RMS 시간 지연 오차는 11 ps 미만이며, 입출력 반사 손실은 10 dB 이상이다. 공급 전압은 1.8 V이며, 소비 전력은 0.0 mW이다. 칩 면적은 $2.36{\times}1.04mm^2$이다.

초광대역 마이크로스트립 안테나의 설계와 제작에 관한 연구 (A study on the Design and Fabrication of Microstrip Array Antenna for Ultra Wideband Applications)

  • 함민수;최병하
    • 한국항해항만학회지
    • /
    • 제31권6호
    • /
    • pp.503-507
    • /
    • 2007
  • 본 논문에서는 UWB(ultra wideband) 무선통신 응용을 위해 3GHz의 광대역 무지향성 마이크로스트립 패치 배열 안테나를 구현하였다. $7.2{\sim}10.2GHz$의 광대역의 밴드를 만족시키기 위해 다중공진 안테나가 설계되었고, 각 공진주파수는 600MHz의 간격을 가지고 7.5, 8.1, 8.7, 9.3, 그리고 9.9GHz의 5개 중심주파수로 분리하였고 광대역 특성을 위해, 각 중심주파수에서 U-slot 안테나가 각각 설계되었다. 설계된 5개의 U-slot 안테나는 3GHz의 대역폭의 다중공진을 위해 병렬로 연결되었고, 임피던스 정합 과정은 7.5GHz 패치안테나와 8.1GHz 패치안테나의 중심주파수인 7.8GHz를 적용하여 전송 선로를 구한 후 같은 방법으로 전송 선로 임피던스 정합을 하여 광대역 매칭 회로가 되도록 설계하였다. 안테나 제작에 이용된 PCB 기판의 비유전율, 기판높이, 손실은 각각 ${\epsilon}_r= 4.8,\;h=0.6$ 그리고 손살탄젠트는 0.0009였다. 제작된 안테나의 방사패턴과 이득은 5개의 중심주파수에서 $1.46{\sim}4.08dBi$의 이득을 나타내었다.

대칭 미앤더 급전 선로를 이용한 사다리꼴 평면 UWB 안테나 설계 (Design for Trapezoidal Planar UWB Antenna Using Symmetry Meander Feedline)

  • 김태근;민경식
    • 한국전자파학회논문지
    • /
    • 제20권8호
    • /
    • pp.739-745
    • /
    • 2009
  • 이 논문은 저주파수 영역에서 광대역을 실현하기 위해 대칭형 미앤더 급전 선로를 이용한 사다리꼴 평면 UWB 안테나의 설계를 제안한다. 제안된 설계 안테나의 크기는 $15.5{\times}2.1{\times}1.6mm^3$이며, 설계에 고려된 유전체는 4.4의 복소 비유전율을 가진다. 계산된 대역폭은 9.52 GHz($1.31{\sim}10.83$ GHz)이고, 측정된 대역폭은 반사 손실 -10 dB 이하에서 9.1 GHz($1.5{\sim}10.6$ GHz)이며, 이 대역은 UWB 안테나 대역폭을 만족한다. 또한, 시뮬레이션상 복사 패턴과 측정 패턴이 각각의 주파수에서 서로 잘 일치하는 것을 보여주고 있다.

이미지 제거 혼합기의 설계 (The Design of Image Rejection Mixer)

  • 강은균;전형준
    • 전자공학회논문지
    • /
    • 제54권5호
    • /
    • pp.123-127
    • /
    • 2017
  • 본 논문에서는 FET의 채널저항을 이용한 이미지 제거 혼합기를 제작하여 그 특성을 분석하였다. 이 혼합기는 IF 50MHz~90MHz, LO 8.17GHz 및 RF 8.08GHz~8.12GHz로써 8GHz대역의 64QAM에 적용할 수 있도록 하였다. 측정 결과 -20dBm의 IF 신호와 10dBm의 LO 신호를 인가하였을 때 -33.2dBm의 RF 출력을 얻었으며, 약 12.9dB의 변환손실을 보였으며, 8.1GHz RF 신호에 대하여 LO 신호는 14.3dB, 이미지 신호는 10.4dB의 억압특성을 얻을 수 있었다. 또한 2-tone실험 결과 51.7dBc의 IMD 특성을 얻을 수 있었다.