• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.1_2
• /
• pp.110-123
• /
• 2001

본 논문에서는 자유 선택 신호 전이 그래프와 비동기 유한 상태기로 기술된 회로 명세로부터 직접 속도 독립 회로를 합성하는 시스템에 대해 기술한다. 기존의 상태 그래프 기반의 합성 시스템은 상태의 수가 지수승으로 증가할 수 있기 때문에 큰 규모의 회로에 대해서는 합성에 실패할 수 있다는 문제점을 가지고 있다. 이를 해결하기 위해 여러 직접 합성 방법들이 제안되었는데, 본 논문의 합성 시스템은 마크드 그래프 분할 방법과 임시 전이의 사용을 허용함으로써 합성할 수 있는 회로의 범위를 넓혔다. 기존의 벤치마크 회로에 대한 실험결과 본 합성 시스템은 기존의 상태 그래프 기반의 합성 시스템에 비하여 현저하게 수행 속도를 단축시킬 수 있었고 기존의 직접 합성 시스템에 비하여 보다 확장된 그리고 보다 실용적인 회로 명세를 처리할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2004.07b
• /
• pp.700-703
• /
• 2004

본 논문에서는 승압형 컨버터의 온/오프 스위칭 손실을 줄이기 위한 새로운 저손실 스너버 회로를 제안한다 제안하는 회로는 인덕터의 보조 권선을 통해 회로를 구성하며 부가되는 소자의 수가 작은 장점을 갖는다 제안하는 회로는 턴온 때에는 인덕터 보조 권선에 의해 스위치로 흐르는 전류의 상승을 제한하는 효과가 나타나므로 다이오드 역회복 전류에 의한 스위치 손실을 줄여준다. 동시에 턴오프시에는 스너버 회로를 통한 스위치 전압의 상승을 완만히 해주므로 역시 손실을 줄여준다. 본 논문에서는 1kW급의 단상 역률보상회로에 제안하는 회로를 구성하여 이의 동작을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2006.06a
• /
• pp.75-77
• /
• 2006

본 논문에서는 PDP 구동 응용을 위한 간단한 구조의 Multi-level 유지 방전 회로를 제안한다. 제안된 회로는 기존의 Multi-level 유지 방전 회로에 비해 적은 수의 스위칭 소자로 구현할 수 있어 간단한 구조를 가진다. 또한, 기존의 Multi-level 회로와 동일한 수준의 소자 전압 및 전류 스트레스를 가지므로, 저가의 고성능의 저전압 소자를 사용할 수 있어 PDP 구동 회로의 원가 저감과 고효율 동작을 이룰 수 있을 것으로 예상한다. 제안된 회로의 동작 원리를 설명하고, 42" HD급 PDP에 실제 적용 실험을 하여 제안된 회로의 우수성을 보인다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06b
• /
• pp.372-374
• /
• 2012

아날로그 회로는 가장 기본적인 전기/전자 회로로써 현재도 높은 중요도를 가지고 있지만, 설계를 위해서는 전문적인 지식이나 기술이 반드시 필요하다. 그래서, 아날로그 회로를 설계하기 위해 진화 연산을 이용한 기법이 연구되어 왔다. 진화연산은 최적화 문제를 해결하는 한 방법으로써 다양한 문제에 적용 가능하다. 하지만, 많은 경우 매우 오랜 시간이 걸려 재현이 어렵고 계산비용이 많이 요구되어왔다. 하지만, 최근 들어 진화전략을 이용하여 작은 집단 크기로 아날로그 회로를 진화시킬 수 있는 방법이 제안되었다. 본 연구에서는 진화전략을 이용한 방법에 기반하여, 내고장성을 가진 회로를 설계하는 기법을 제안하고, 실험을 통하여 기본 진화전략 알고리즘과 비교한다. 그 결과, 제안한 방법을 통해 생성한 회로는 기본 알고리즘을 사용했을 때 보다 고장으로 인해 소자의 값이 변경되었을 때 성능하락이 더 적었다.

• Proceedings of the KIPE Conference
• /
• 2008.06a
• /
• pp.283-285
• /
• 2008

본 논문은 조명용 LED 구동 장치를 위한 새로운 방식의 Two-stage LED 구동 회로를 제안한다. 제안된 회로는 PFC Flyback 회로의 다중 출력을 이용하여 LED 구동 회로에 사용된 소자의 내압 저하가 가능하고, 기존의 Two-stage LED 구동 회로에 비해 높은 효율을 갖는다. 제안된 회로는 Universal Input에서 25W 이상 조명 장치에 적용되는 IEC61000-3-2 Class C 규제를 만족하고, Digital Dimming을 사용하여 넓은 범위의 휘도 조절이 가능하다. 본 논문에서는 제안 회로의 동작 원리를 설명하고, 시뮬레이션 및 LED에 실제 적용 실험하여 제안 회로의 유용성을 입증하였다.

• Journal of IKEEE
• /
• v.14 no.4
• /
• pp.283-290
• /
• 2010

This study is on the design of 10Gbps CMOS receiver circuits for fiber-optic communication. The receiver is made up of a photodiode, a transimpedance amplifier, a limiting amplifier, an equalizer, a clock and data recovery loop circuit, and a demultiplexer or demux with some auxiliary circuits including I/O circuits. Various wideband or high-speed circuit techniques are harnessed to realize a feasible, effective, and reliable receiver for a SONET fiber-optic standard, OC-192.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.28 no.8A
• /
• pp.644-649
• /
• 2003

Novel 622Mb/s burst-mode clock and data recovery (CDR) circuits with muxed oscillators are realized for passive optical network (PON) application. The CDR circuits are implemented with 0.35$\mu\textrm{m}$ CMOS process technology. Lock is accomplished on the first data transition and data are sampled in the optimal point. The experimental results show that the proposed CDR circuits recover the incoming 400Mbps-680Mbps burst mode input data without error.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.265-267
• /
• 2007

본 논문은 LCD Backlight 구동을 위한 새로운 방식의 회로를 제안한다. 제안된 회로는 Charge Pump 캐패시터를 이용한 Half-Bridge 타입의 인버터로 Full Bridge 회로와 동등한 성능을 갖는다. 제안 회로는 넓은 입력 범위와 넓은 부하 범위에서 영전압 스위칭(ZVS) 확보가 가능해서 인버터의 고효율 동작이 확보되고, MOSFET의 surge 및 noise를 저감시킨다. 제안된 회로의 동작 원리를 설명하고, 시뮬레이션 및 40" LCD 패널에 실제 적용 실험하여, 회로의 동작을 입증하였다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.510-511
• /
• 2014

본 논문에서는 3-레벨 T-type 인버터에 적용 가능한 저가형 게이트 드라이버 회로를 설계하였다. 게이트 드라이버 회로는 구조가 간단하고 가격 대비 효율적인 부트스트랩 회로가 적용되었다. 3-레벨 NPC 인버터와 비교했을때 T-type 인버터는 구조적 특징으로 인해 NPC 인버터와는 다른 게이트 드라이브 회로가 필요하다. 그러므로 본 논문에서는 T-type 인버터에 적용되는 부트스트랩 게이트 드라이버 회로를 설계하였으며 안정적인 회로 동작을 위한 부트스트랩 캐패시터의 용량 선정식을 제안하였다. 설계한 게이트 드라이버 회로는 시뮬레이션을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.423-424
• /
• 2014

본 논문에서는 배터리 충 방전을 위한 새로운 고승압 양방향 DC-DC 컨버터를 제안한다. 제안 회로는 하나의 회로로 양방향 스위치가 가능하게 하였다. 기존 DC-DC 컨버터는 고주파 스위칭 동작 시 손실분 저항의 증가로 승압이 어려운 문제점이 있다. 이를 위해 기존 Boost converter 회로 방식보다 승압비가 높은 회로를 제안하였다. 그리고 기존 충전회로는 10배 이상의 입 출력 강압변환 시, 낮은 duty cycle로 소자 스트레스가 높아 고 사양의 소자를 사용해야 했다. 제안회로는 충전 시, Buck converter 동작을 하면서 기존 duty cycle 보다 3배가량 높아 소자 스트레스를 줄였다. 이를 모의실험 및 실험을 통해 타당성을 검증하였다.