• Journal of Korean Electronics
• /
• v.11 no.9
• /
• pp.104-106
• /
• 1991

• Journal of Korea Society of Industrial Information Systems
• /
• v.19 no.1
• /
• pp.61-67
• /
• 2014

Conventional synchronous circuits in low power required systems such as sensor systems cannot only satisfy the timing requirement of the low voltage digital systems, but also they may generate wrong outputs under the influence of PVT variations and aging effects. Therefore, in the reliable ultra-low power design, asynchronous circuits have recently been reconsidered as a solution for scaling issues. However, it is not easy to totally replace synchronous circuits with asynchronous circuits in the digital systems, so the interfacing between the synchronous and asynchronous circuits is indispensable for the digital systems. This paper presents a new design for interfacing between asynchronous circuits and synchronous circuits, and the interface circuits are applied to a $4{\times}4$ multiplier logic designed using 0.11um technology.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.1
• /
• pp.83-91
• /
• 2000

This paper presents a new technique to reduce a large interconnect circuit with tens of thousands of elements into the one that is small enough to be analyzed by circuit simulators such as SPICE. This technique takes a fundamentally different approach form the conventional methods based on the interconnect circuit structure analysis and several rules based on the Elmore time constant. The time moments are computed form the circuit consisting of the interconnect circuit and the CMOS gate driver model computed by the AWE technique. Then, the equivalent RC circuit is synthesized from those moments. The characteristics of the driving CMOS gate can be reflected with the high degree of accuracy and the size of the compressed circuit is determined by the number of output nodes regardless of the size of the original interconnect circuits. This technique has been implemented in C language, applied to several interconnect circuits driven by a 0.5${\mu}m$ CMOS gate and the equivalent RC circuits with more than 99% reduction ratio and accuracy with 1 ~ 10% error in therms of propagation delays were obtained.

• Journal of The Geomorphological Association of Korea
• /
• v.19 no.4
• /
• pp.73-81
• /
• 2012

This study analyzed and examined the entries of natural disasters recorded in Samguk-sagi in relation to the natural thoughts. In the ancient Korean view of nature thought the Unified Shilla dynasty surveyed their view on nature in terms of terrestrial upheavals. In the first place, I came to know that the important natural disasters such as droughts, floods, hails, locusts, earthquakes, thunderstroke, storms uprooting trees, tornado etc. recorded in Samguk-sagi have something in common with the entries of natural disasters in the ancient Chinese histories. Accordingly, they interpreted natural disasters in terms of good omens and heavenly punishments. The king refrained from luxurious food and drink, released prisoners or reduced their sentence as a sign of his benevolence. They thought that natural disasters were caused by the heavenly instruction due to lack of virtue on the part of the king. I think that these were acts of ritual on the part of the king as a ruler to fulfill his responsibility for a benevolent administration.

• Journal of IKEEE
• /
• v.25 no.1
• /
• pp.206-211
• /
• 2021

This paper proposes a Self-Reset Zero-Current Switching (ZCS) Circuit for thermoelectric energy harvesting. The Self-Reset ZCS circuit minimizes the operating current consumed by the voltage comparator, thereby reduces the power consumption of the energy harvesting circuit and improves the energy conversion efficiency by adding the self-reset function to the comparator. The Self-Reset ZCS circuit shows 3.4% of improvement in energy efficiency compared to the energy harvesting system with the conventional analog comparator ZCS for the output/input voltage ratio of 5.5 as a result of circuit simulation. The proposed circuit is useful for improving the performance of the wearable and bio-health-related harvesting circuits, where low-power and energy-efficient thermoelectric energy harvesting is needed.

• Proceedings of the KAIS Fall Conference
• /
• 2002.05a
• /
• pp.215-217
• /
• 2002

본 논문에서는 CM-MVL(Current Mode Multi-Valued Logic)을 이용한 Host와 LCD Controller 간에 인터페이스 회로를 제안한다. 제안한 회로는 기존의 LVDS(Low Voltage Differential Signaling)과 TMDS(Transition Minimized Differential Signaling)와 같은 전류 특성을 가지며, 3비트 동시 전송이 가능하여 동일한 전송 속도 하에서 보다 많은 데이터를 전송할 수 있다. 그리고 전류에 의한 데이터 전송을 통하여 노이즈에 강한 특성을 나타낸다. 제안한 회로는 HSPICE 시뮬레이션을 통해서 회로의 동작을 확인하였다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.511-513
• /
• 1998

본 연구는 영상소자의 감도를 향상 시키기 위하여 전압 분배 회로를 가진 감지 회로를 설계하였다. 전압분배 회로는 NMOSFET과 Poly 저항의 두 경우로 설계하였으며 감지 회로에 흐르는 전류는 전압 분배 회로를 NMOSFET으로 설게하였을때가 Poly 저항으로 구성한 경우보다 적게 흐르며 감도 특성도 좋은 것으로 나타났다. 또한 poly 저항보다 NMOSFET을 이용한 전압 분배 회로가 동작 주파수에 따른 특성이 우수하였다.

• ICROS
• /
• v.17 no.4
• /
• pp.35-41
• /
• 2011

비동기적으로 동작하는 디지털 회로는 동기 순차 회로에 비해서 고속, 저전력 소비 등 여러 가지 장점을 지니기 때문에 현대 디지털 시스템에서 여전히 중요한 요소로 사용되고 있다. 본 기고에서는 비동기 순차 회로에서 발생하는 고장을 진단하고 극복하는 최신 기술을 소개한다. 본 기고에서 주로 다루는 기술은 '교정 제어'로서 피드백 제어의 원리를 이용하여 비동기 순차 회로의 안정 상태를 바꾸는 기법이다. 크리티컬 레이스(critical race), 무한 순환 등 비동기 회로 설계상의 오류를 포함하여 SEU(Single Event Upset), 총이론화선량(TID)에 의한 고장 등 외부 환경에 의해서 발생하는 비동기 회로의 고장을 교정 제어를 이용하여 진단하고 극복하는 기술에 대해서 알아본다.

• Bulletin of the Korean Space Science Society
• /
• 1993.10a
• /
• pp.23-23
• /
• 1993

과학로케트에 탑재되는 x-선 검출기에서 검출되는 2 kev 에서 10 kev 사이의 x-선 신호를 분석하여 데이터를 얻고, 전송하기 위한 피로를 설계하고 제작하였다. 신호처리회로의 전체적인 구성은 2 - 10 key의 x-선 에너지 및 event time을 측정하는 회로 및8-선 계수율을 측정하기 위한 카운터회로를 위주로 설계하였으며, x-선 event의 에너지가 측정에너지를 벗어나거나 상승시간이 긴 신호는 anti-coincidence 회로를 통하여 제거되고, 그 계수율이 기록되도록 설계 제작되었다. 또한 신호처리회로에서 얻은 데이터는 telemetry를 통하여 serial 형태로 전송되어야 하므로 8086 microprocessor를 이용하여 데이터를 획득하고 전송하도록 하였다. 따라서 본 실험에서 제작된 신호처리회로의 기능 및 특성에 대해 논하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10a
• /
• pp.586-588
• /
• 2001

회로분할 기법은 VLSI 설계뿐만 아니라 많은 분야에서 응용될 수 있어 오랫동안 연구가 행해졌다. 대부분의 회로분할 휴리스틱에서 Fiduccia-Mattheyses(FM) 방법을 핵심 기술로 사용하고 있다. 회로 분할 문제는 또한 다른 컴비네토리얼 문제에서처럼 해 공간에서 최적해를 찾는 문제로 볼 수 있는데. GWW(Go With the Winners) 방법은 해 공간을 검색하는 성공적인 패러다임 중의 하나이다. 본 논문에서는 “GWW” 패러다임을 FM 방법에 접목시켜 회로를 분할하기 위한 휴리스틱을 제안한다. MCNC 벤치마크 회로를 이용하여 전형적인 FM 방법에 의한 결과와 “GWW”패러다임을 접목하여 얻은 결과를 비교하였다. 실험결과는 매우 고무적이다.