

비동기 디지털 시스템의 고장 진단 및 극복 기술 동향

비동기적으로 동작하는 디지털 회로는 동기 순차 회로에 비해서 고속, 저전력 소비 등 여러 가지 장점을 지니기 때문에 현대 디지털 시스템에서 여전히 중요한 요소로 사용되고 있다. 본 기고에서는 비동기 순차 회로에서 발생하는 고장을 진단하고 극복하는 최신 기술을 소개한다. 본 기고에서 주로 다루는 기술은 '교정 제어'로서 피드백 제어의 원리를 이용하여 비동기 순차 회로의 안정 상태를 바꾸는 기법이다. 크리티컬 레이스(critical race), 무한 순환 등 비동기 회로 설계상의 오류를 포함하여 SEU(Single Event Upset), 총이온화선량(TID)에 의한 고장 등 외부 환경에 의해서 발생하는 비동기 회로의 고장을 교정 제어를 이용하여 진단하고 극복하는 기술에 대해서 알아본다.

■곽성우*, 양정민**

(*계명대학교, **대구가톨릭대학교)

I. 서론

디지털 시스템 중 비동기 방식으로 동작하는 순차 회로(asynchronous sequential circuits)는 1950년대 이미 연구가 시작되었을 정도로 역사가 깊다[1]. 전역 클럭(global clock) 없이 입력 변화에 따라서만 상태가 변하는 비동기 순차 회로는 동기 순차 회로(synchronous sequential circuits)와 비교하여 여러 가지 대조적인 특징을 보인다. 우선 클럭 구동이 필요 없으므로 동기 순차 회로에 비해서 전력 소비가 적고, 연산 속도가 빠르며, 모듈화된 설계 방법이 적용 가능하다는 점 등의 장점이 있다. 하지만 비동기 순차 회로는 해저드(hazard)나 메타안정성(meta-stability), 레이스(race) 등의 오동작이 내재할 수 있기 때문에 정상적인 동작을 하는 회로를 설계하기가 동기 순차 회로보다 더 어려운 점이 약점으로 지적된다[2].

지난 몇 십년간 디지털 시스템의 활용 분야는 사무용 및 산업용 컴퓨터 하드웨어에서 시작하여 우주 공간, 원자력 발전소, 극지(極地)까지 비약적으로 확대되었다. 다양한 환경에서 작동해야 하는 디지털 시스템이 갖추어야 할 중요한 성질 중의 하나가 바로 예측 못한 고장을 진단하고 스스로 복구하는 능력(fault diagnosis and tolerance)이다. 병렬 처리 연산, 카운터(counter) 등의

부분에서 디지털 시스템의 핵심 요소로 여전히 많이 쓰이고 있는 비동기 순차 회로도 이러한 고장 진단 및 복구 능력은 필수적으로 요구된다.

본 기고에서는 최근 활발히 연구되고 있는 비동기 순차 회로의 고장 복구 기법 중 하나인 교정 제어(corrective control)에 대해서 소개하고 응용 기술 동향을 알아본다. 교정 제어는 비동기 순차 회로를 제어 대상으로 간주하여 전통적인 피드백 제어(feedback control) 기법을 이용해서 폐루프 시스템(closed-loop system)의 동작을 보상한다. 비동기 회로 앞에 설치된 제어기는 외부 입력과 출력 피드백을 받아서 제어 입력을 생성하여 비동기 회로로 보냄으로써 회로가 나타내는 올바른지 않은 동작을 교정한다[3].

이미 설계된 비동기 순차 회로의 안정 상태(stable state) 동작을 재설계 없이 바꿀 수 있다는 점에서 교정 제어는 흥미로우며 앞으로 연구할 가치가 충분히 있다고 말할 수 있다. 특히 위에서 기술한 극한 환경, 즉 인간의 개입이 어렵거나 불가능한 환경에서 동작하는 비동기 시스템이 교정 제어기를 이용하여 내고장성을 획득하는 데 성공한 기존 연구 결과들이 많이 존재한다.

본 기고에서는 먼저 비동기 디지털 시스템에 대한 교정 제어의 원리를 알아본다. 그런 다음 비동기 순차 회로에서 발생하는

고장 사건과 교정 제어를 이용하여 고장을 극복하는 기술과 사례 연구들을 소개한다. 마지막으로 비동기 디지털 시스템 고장 극복 기술의 향후 발전에 대해서 전망한다.

II. 교정 제어 : 비동기 순차 회로를 위한 자동 제어

1990년대 중반 Hammer[4]가 일반적인 순차 머신(sequential machine)의 제어를 하기 위한 기법으로 교정 제어를 처음 제안하였다. Hammer는 이전에도 분자 생물학에서 세포의 모델링을 하기 위해 유사한 연구를 수행하였다[5]. 이후 교정 제어는 비동기 순차 머신의 틀에서 발전되었으며[3],[6], 교정 제어를 위한 관측기(observer)[7], 무한 순환(infinite cycle)을 표시하기 위한 일반적인 상태(general state)[8] 등이 차례로 연구되었다.

그림 1은 비동기 순차 회로를 위한 교정 제어의 기본 구조이다. Σ 는 제어 대상 비동기 회로이고 C 는 역시 비동기 머신 형태로 설계되는 교정 제어기이며 v 는 외부 입력, u 는 제어기가 만들어주는 제어 입력, x 는 출력 피드백이다. 또 Σ_c 는 C 와 Σ 로 구성된 페루프 시스템을 가리킨다. 여기서 Σ 는 회로의 현재 상태가 출력으로 나오는 입력/상태 비동기 회로라고 가정한다. 만약 출력 값이 상태와 다른 경우는 $y \neq x$ 인 출력 변수 y 가 x 대신 쓰여야 한다. 그림 1의 구조는 전통적인 피드백 제어 시스템과 유사한 형태이나 출력 피드백과 외부 입력을 이용하여 제어 입력을 생성하는 과정이 수치적 계산이 아닌 비동기 회로 특성과 스위칭 및 오토마타 이론, 이산 수학(discrete mathematics)을 바탕으로 이루어진다는 차이점이 있다. 또한 교정 제어는 제어가능성(controllability)을 유지하기 위해서 일부 입력의 발생을 원천적으로 차단하는 이산 사건 시스템(discrete event system)의 관리 제어(supervisory control)[9]와도 그 접근 방식이 다르다.

교정 제어의 원리를 설명하기 위해서 제어 대상 비동기 순차 회로 Σ 가 그림 2와 같이 안정 상태 x 에 있다고 가정하자. 이때




그림 1. 비동기 순차 회로를 위한 교정 제어 시스템의 기본 구조.

외부 입력이 a 에서 b 로 바뀌면 회로는 다음 안정 상태(next stable state) x_1 로 천이한다. 비동기 순차 회로의 특성상 Σ 가 x 로부터 x_1 까지 이동하면서 중간에 여러 개의 과도 상태(transient state)를 거칠 수 있다. 하지만 클럭 없이 동작하는 비동기 순차 회로가 과도 상태에 머무르는 시간은 극히 짧으며(이론적으로는 0), 외부 사용자에게는 Σ 가 x 에서 x_1 로 즉시 천이하는 움직임만이 관측된다. 교정 제어도 비동기 순차 회로의 이러한 성질을 이용하여 페루프 시스템의 안정 상태 동작을 바꾼다.

예를 들어 Σ 가 상태 x 에서 입력 b 를 받은 후 다음 안정 상태 x_1 이 아닌 x_2 로 이동하도록 제어 목적을 설정했다고 가정하자. Σ 는 이미 $(x, b) \rightarrow (x_1, b)$ 라는 상태 천이를 가지도록 설계되었기 때문에 재설계를 하지 않는 이상 회로 내에 고정된 상태 천이 규칙을 바꿀 수는 없다. 하지만 Σ 가 x 에서 x_2 까지 도달가능성(stable reachability)[3]을 가지고 있다면 그림 1의 제어 구조를 이용하여 페루프 시스템의 상태 천이를 교정할 수 있다. 안정 상태 x 에 있는 Σ 가 받는 외부 입력 v 가 a 에서 b 로 바뀌었다고 하자. 그림 1의 교정 제어기 C 는 b 를 Σ 로 보내는 대신 Σ 가 x 에서 x_2 로 이동하게 하는 입력 스트링(string)을 차례로 생성하여 제어 입력 u 로 보낸다. 입력 스트링의 길이가 2 이상이면 Σ 는 x_2 로 가는 도중 여러 개의 안정 상태를 거친다. 그러나 C 는 교정 제어 동작을 비동기적으로 수행하기 때문에 Σ 가 중간에 거치는 안정 상태는 마치 과도 상태와 같이 되어 역시 외부 사용자가 관측하지 못한다. 따라서 페루프 시스템은 x 에서 입력 b 를 받아 즉시 x_2 로 천이하는 것처럼 동작한다. 이러한 교정 동작은 클럭 없이 작동하는 비동기 순차 회로에서만 구현 가능하다. Σ 가 원래 가진 동작을 사용자가 원하는 기준 모델(reference model)의 동작으로 바꾼다는 점에서 교정 제어를 '모델 정합(model matching)'이라 부르기도 한다.




그림 2. 교정 제어의 원리[10].

Ⅲ. 고장 진단 및 극복 원리

비동기 순차 회로의 고장 진단 및 극복 기술은 교정 제어의 모델 정합 문제와 유사하게 접근할 수 있다. 외부에서 외란(disturbance)이 비동기 순차 회로로 유입되거나 내부 소자에 급격한 전압 변화 같은 오동작이 발생하면 고장의 결과로 비동기 순차 회로는 대부분 원하지 않는 상태 천이를 겪는다. 다시 말하면 비동기 순차 회로의 고장은 회로의 상태를 바꿀 수 있는 입력의 형태로 일어나며 고장의 결과는 상태 변화로 나타난다. 따라서 고장 극복의 목적은 고장이 발생한 즉시 회로를 원래 상태로 되돌리는 일로 정의된다.

고장 극복 동작도 앞서 기술한 교정 제어 과정을 응용하여 구현할 수 있다. 예를 들어 그림 3과 같이 안정 상태 x 에 있던 비동기 순차 회로 Σ 에 고장 입력 f 가 발생하여 x_1 로 상태 천이가 일어났다고 가정하자. 그림 1을 보면 교정 제어기 C 는 Σ 의 상태를 피드백 받고 있다. 따라서 C 는 외부 입력 v 가 변하지 않았는




그림 3. 교정 제어를 이용한 고장 극복 원리.

데도 상태 피드백 값 x 가 바뀌는 현상을 관측함으로써 고장이 발생했음을 탐지한다. 또 이 경우 Σ 를 상태 x_1 에서 x 로 되돌리는 고장 극복 동작이 교정 제어의 목적이 된다. 교정 제어의 모델 정합 문제와 마찬가지로 고장 극복이 가능할 필요충분조건은 회로 Σ 가 x_1 에서 x 까지 안정적으로 도달가능해야(stably reachable) 한다는 것이다[3],[11]. 현재까지 발표된 비동기 순차 회로 고장 극복 기법은 모두 이러한 교정 제어 원리를 해당 문제에 맞게 발전시켰다.

Ⅳ. 고장 극복 문제 및 기술 동향

1. 크리티컬 레이스 및 무한 순환 제거

크리티컬 레이스와 무한 순환은 비동기 순차 회로의 설계 오류 때문에 회로 내에 내재한다. 크리티컬 레이스의 경우 외란의




그림 4. 입력/출력 비동기 순차 회로를 위한 교정 제어 시스템.




그림 5. 외란 입력이 존재하는 비동기 TMR 메모리의 상태천이도.

영향으로 회로의 일부 동작이 비결정적(non-deterministic)으로 바뀌어서 일어날 수도 있다. Σ 의 stable recursion 함수를 s 라 하면 크리티컬 레이스(x, a)는 다음과 같이 표시된다.

$$s(x, a) = \{x_1, x_2, \dots, x_k\} \quad (k \geq 2)$$

Σ 가 상태 천이를 한 후 도달하는 다음 안정 상태는 항상 결정적(deterministically)으로 정해진다. 하지만 크리티컬 레이스가 발생하면 위 식에서 볼 수 있듯이 다음 안정 상태는 k 개 상태 중의 임의의 값으로 나오며, 제어기 C 는 상태 피드백을 받기 전까지는 그 값을 알지 못한다. 크리티컬 레이스 고장을 극복하는 문제의 목적은 Σ 가 k 개 중 하나의 임의의 다음 안정 상태로 천이하더라도 다시 원하는 목적 상태로 도달하도록 하는 제어기를 꾸미는 일이다. 이 문제를 해결한 고장 극복 교정 제어기의 존재 조건과 설계 과정은 입력/상태 비동기 회로에 대해서 [3]에서 제시되었고 이후에 입력/출력 비동기 회로로 확장되었다[12].

입력/출력 비동기 회로를 위한 교정 제어기를 꾸밀 때에는 회로 Σ 의 상태 값 x 를 제어기 C 가 직접 알지 못한다. 그러므로 회로의 현재 상태를 추정하는 관측기가 필요하며, 이 관측기도 역시 비동기 머신의 형태로 설계된다. [12]의 연구도 [7]에서 제시된 교정 제어를 위한 관측기를 사용하여 이루어졌다. 그림 4는 관측기 B 가 결합된 교정 제어 시스템을 나타낸 것이다(w 는 외란 입력을 가리킨다).

무한 순환은 비동기 순차 회로 Σ 가 일련의 과도 상태를 계속 순환하는 고장을 말한다. 무한 순환은 비동기 회로 설계상의 오류의 성격이 강하나 크리티컬 레이스 제거와 비슷한 방법으로 해결이 가능하다[8].

2. SEU 영향 제거

SEU (Single Event Upset)는 우주, 원자로 내부 등 방사선이 존재하는 열악한 환경에서 디지털 시스템의 메모리 비트(bit)가 반전되는 현상을 말한다. SEU 고장이 발생하면 비동기 순차 회로는 역시 원하지 않는 상태 천이를 겪으며, 원래 상태로 복귀하는 일이 고장 극복의 목적이 된다. [13]에서는 TMR (Triple Modular Redundancy) 구조를 가지는 메모리에 SEU 고장이 일어날 때 교정 제어기를 이용하여 메모리 복구를 보다 신속하게 수행하는 기술이 제안되었다. 그림 5는 SEU 고장 입력 n_{abc} , f_{abc} 이 존재하는 TMR 구조 메모리의 유한 상태 머신이다[13]. 이 모델은 고장 극복 교정 제어기가 존재할 필요충분조건을 모두 만

족시킨다.

3. 제어 불능 입력 대처

제어 불능 입력(uncontrollable inputs)은 그림 1의 시스템에서 정상 입력 v 의 경로로 들어오는 제어가 불가능한 입력 성분을 말한다. 통상 비동기 회로 Σ 가 받는 외부 입력은 모두 제어 가능하다고 가정한다. 즉 제어기가 외부 입력 값을 임의로 변경하여 제어 입력을 생성한 후 머신으로 보낼 수 있다고 설정하였다. 하지만 값을 절대 변경하지 못하고 그대로 시스템으로 전달되어야 하는 입력 집합은 이산 사건 시스템(discrete-event systems)에서 항상 존재할 수 있으며 비동기 순차 회로가 쓰이는 디지털 시스템도 예외가 아니다. 생산 시스템에서의 고장 및 복구 사건, 실시간 시스템(real-time system) 태스크(task)의 시작(involve) 및 완료(finish) 동작 등이 제어 불능 입력의 대표적인 예이며, 디지털 회로의 순간적인 전류 유입으로 인한 전압 surge 등도 이에 해당한다. 제어 불능 입력은 비동기 회로가 겪는 외부 고장뿐만 아니라 정상 동작에서 생길 수 있는 입력 성




그림 6. 제어 불능 입력이 존재하는 입력/상태 비동기 머신을 위한 고장 극복 교정 제어 시스템.




그림 7. 제어 불능 입력이 존재하는 비동기 오류 카운터 Σ .

분까지 포함하므로 외부 외란에 대처하는 일보다 더 일반적인 상황이라고 말할 수 있다. 그림 6은 [10]에서 제시된 제어 불능 입력이 존재하는 비동기 회로에 대한 고장 극복 교정 제어 시스템이다. 그림에서 A_c 는 정상 입력 집합, A_u 는 제어 불능 입력 집합을 각각 가리킨다. 그림 7은 사례 연구로 적용된 비동기 2비트 오류 카운터(error counter)의 상태천이도이다. 이 카운터는 인공위성 등에서 EDAC (Error Detection and Correction) 회로의 카운터로서 사용될 수 있다. [10]에서는 오류 카운터를 VHDL로 구현하여 고장 극복 교정 제어기의 적용가능성을 입증하였다.

4. TID 고장 영향 제거

마지막으로 최근에 개발된 총이온화선량, 즉 TID (Total Ionizing Dose)의 영향으로 발생하는 고장을 극복하는 교정 제어 기법[11]을 소개한다. TID 고장은 우주 방사선(cosmic radiation)이 시스템에 누적되어 일으키는 여러 가지 고장을 통칭하는 개념으로, 실리콘 반도체로 제작되어 우주 환경에서 작업하는 모든 디지털 시스템에서 일어날 수 있다[14]. CMOS 등 전자소자에 지속적으로 방사선이 가해지면 비동기 순차 회로를 구성하는 소자의 게이트 지연 시간(gate propagation delay)이 느려지며 이것은 결국 회로 상태 천이 특성의 일부가 바뀌는 결과를 낳는다. 비동기 순차 회로가 원래 이동해야 할 상태가 아닌 다른 상태로 천이하여 원래 상태로 즉시 복귀하지 않는다면 이후 입력

에 대한 후속 동작은 계속 failure가 될 것이다(그림 8 참조). TID 고장은 크리티컬 레이스 고장과 유사하나 다음과 같은 차이점이 있다. 크리티컬 레이스 고장은 비동기 회로의 다음 안정 상태 값을 비결정적으로 만들지만, TID 고장은 일정 시간이 지난 후 비동기 회로의 다음 안정 상태 값을 원래 값에서 다른 값으로 변경시키며, 변경된 상태 값은 이후 바뀌지 않는다.

[11]에서는 비동기 arbiter에 TID 고장이 발생하는 경우를 다루었다. arbiter는 위성의 데이터 저장 장치(Solid State Data Recorder: SSDR)에 부착되어 탑재체(payload)로부터 데이터를 수집하여 메모리에 전송할 때 메모리 접근을 통제하는 역할을 한다. 그림 9는 D-플립플롭(flip-flop)으로 구현된 비동기 arbiter의 상태비트에서 TID 고장이 일어나는 모습을 그린 개념도이다. [11]은 arbiter를 FPGA로 직접 구현하였고, TID 고장을 FPGA에서 모사




그림 8. TID 영향에 의한 고장을 극복하기 위한 교정 제어 시스템.




그림 9. D-플립플롭으로 구현한 비동기 arbiter의 상태 비트.




그림 10. 상태 천이 고장에 대한 FPGA 실험 결과. y_1y_0 : 상태 비트, C_{ab}, V_{ab} : 제어 입력[11].

하여 고장을 발생시킨 후 교정 제어기가 작동하여 시스템을 원래 상태로 복구시키는 실험에 성공하였다. 그림 10은 FPGA 실험 결과의 일부이다.

V. 결론 및 향후 전망

비동기 디지털 회로는 분명히 전역 클럭에 따라서 입력과 상태 값을 일괄적으로 바꾸어주는 동기 순차 회로보다 설계하기가 더 어렵다. 과거에는 handshaking 프로토콜을 만족시키는 비동기 회로의 설계 과정이 근본적으로 난해했고 또한 통합 CAD 도구나 테스트 도구가 개발되지 않았기 때문에 비동기 머신 설계와 응용 연구의 발전은 더디게 이루어졌다. 하지만 1990년대부터 마이크로파이프라인 회로(micro-pipelined circuits) 방식의 설계, 페트리넷(Petri Net)이나 STG (Signal Transition Graph) 등을 이용한 그래픽적인 설계 등 실용적인 설계 기법들이 개발되면서 비동기 회로는 다시 주목을 받고 있다. 교정 제어는 이러한 비동기 회로를 위해서 고장을 진단하고 극복하는 과정을 제시하였고 이론적인 해석과 FPGA 구현 등 실험적인 검증에 모두 성공하였다.

교정 제어를 이용한 고장 극복 기술은 현재까지 게이트(gate) 레벨의 비동기 회로에서 발생하는 고장 사건을 주로 다루었다. 하지만 모듈화된 비동기 회로 여러 개를 결합한 복합 비동기 회로에 대한 고장 진단 및 극복[15],[16], GALS (Globally Asynchronous, Locally Synchronous) 등 동기 순차 회로와 비동기

회로가 결합된 디지털 시스템에 대한 연구[17],[18] 등 대규모 디지털 시스템에 대한 응용 분야가 아직 많이 남아 있어 향후 지속적인 발전 가능성이 크다고 말할 수 있다.

참고문헌

- [1] D. A. Huffman, "The synthesis of sequential switching circuits," *Journal of Franklin Institute*, vol. 257, pp. 161-190, 1954.
- [2] S. H. Unger, "Hazards, critical races, and metastability," *IEEE Transactions on Computers*, vol. 44, no. 6, pp. 754-768, Jun. 1995.
- [3] T. E. Murphy, X. Geng, and J. Hammer, "On the control of asynchronous machines with races," *IEEE Transactions on Automatic Control*, vol. 48, no. 6, pp. 1073-1081, Jun. 2003.
- [4] J. Hammer, "On corrective control of sequential machines," *International Journal of Control*, vol. 65, no. 2, pp. 249-276, Feb. 1996.
- [5] J. Hammer, "On some control problems in molecular biology," *Proc. of the 3rd Conference on Decision and Control*, pp. 4098-4013, 1994.
- [6] X. Geng, "Model matching for asynchronous sequential machines," Ph.D. Dissertation, Department of Electrical and Computer Engineering, University of Florida, USA, 2003.
- [7] X. Geng and J. Hammer, "Input/output control of asynchronous sequential machines," *IEEE Transactions on Automatic Control*, vol. 50, no. 12, pp. 1956-1970, Dec. 2005.
- [8] N. Venkatraman and J. Hammer, "On the control of asynchronous sequential machines with infinite cycles," *International Journal of Control*, vol. 79, no. 7, pp. 764-785, Jul. 2006.
- [9] C. G. Cassandras and S. LaFortune, *Introduction to Discrete Event Systems*, Kluwer Academic Publishers, 1999.
- [10] 양정민, 광성우, "제어 불능 입력이 존재하는 비동기 순차 머신의 상태 피드백 제어 및 오류 카운터의 응용," 제어 · 로봇 · 시스템학회 논문지, 제15권, 제10호, pp. 967-973, 2009.
- [11] 양정민, 광성우, "총이온화선량에 의한 고장이 존재하는 비동기 순차 회로의 교정 제어," 제어 · 로봇 · 시스템학회 논문지, 제17권, 제11호, pp. 1125-1131, 2011.
- [12] J. Peng and J. Hammer, "Input/output control of asynchronous sequential machines with races," *International Journal of Control*, vol. 83, no. 1, pp. 124-144, Jan. 2010.
- [13] 양정민, 광성우, "비동기 상태 피드백 제어를 이용한 TMR

메모리 SEU 극복,” 전기학회논문지, 제57권, 제8호, pp. 1440-1446, 2008.

- [14] E. O. Mikkola, B. Vermeire, H. G. Parks, and R. Graves, “VHDL-AMS modeling of total ionizing dose radiation effects on CMOS mixed signal circuits,” *IEEE Transactions on Nuclear Science*, vol. 54, no. 4, pp. 929-934, Aug. 2007.
- [15] J. Sparsø and S. Furber (eds.), *Principles of Asynchronous Circuit design - A Systems Perspective*, Kluwer Academic Publishers, 2001.
- [16] C. J. Myers, *Asynchronous Circuit Design*, John Wiley & Sons, 2001.
- [17] C. H. (Kees) Van Berkel, M. B. Josephs, and S. M. Nowick, “Applications of asynchronous circuits,” *Proceeding of IEEE*, vol. 87, no. 2, pp. 223-233, Feb. 1999.
- [18] A. J. Martin, and M. Nyström, “Asynchronous techniques for system-on-chip design,” *Proceeding of IEEE*, vol. 94, no. 6, pp. 1089-1120, Jun. 2006.

● 저 자 약 력



곽 성 우

- 1993년 한국과학기술원 전기및전자공학과 졸업 (공학사).
- 1995년 한국과학기술원 전기및전자공학과 졸업 (공학석사).
- 2000년 한국과학기술원 전기및전자공학과 졸업 (공학박사).
- 2000년~2002년 인공위성연구센터 선임연구원, 연구교수.
- 2003년~현재 계명대학교 전자공학과 부교수.
- 관심분야 : 위성 탑재 컴퓨터, 실시간 시스템, 비동기 시스템 설계, 내고장성 시스템 설계.



양 정 민

- 1993년 한국과학기술원 전기및전자공학과 졸업 (공학사).
- 1995년 한국과학기술원 전기및전자공학과 졸업 (공학석사).
- 1999년 한국과학기술원 전기및전자공학과 졸업 (공학박사).
- 1999년~2001년 한국전자통신연구원 컴퓨터·소프트웨어 기술연구소 선임연구원.
- 2001년~현재 대구가톨릭대학교 전자공학과 부교수.
- 관심분야 : 비동기 순차 머신 제어, 실시간 시스템, 걸음새 연구.