• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전력기술부문
• /
• pp.119-121
• /
• 2005

전력케이블, 특히 지중 송전케이블은 사고발생시 그 파급효과가 크기 때문에 빠르고 정확한 고장점의 탐지가 필요하다. 본 논문에서는 지중 케이블의 고장 위치를 파악하기 위해 필요한 신호를 계측하고 이를 빠른 시간 내에 저장하여 사고 발생 후 이를 분석하여 고장점을 찾을 수 있도록 하는 고장점 탐지 장치를 위한 회로 설계에 대하여 언급한다. 케이블의 고장점 탐색 기술 개발을 위해서는 고장시에 발생하는 과도현상을 기록할 수 있도록 회로를 설계해야 하는 바 센서 구성과 입력 회로반의 설계, 데이터 저장 및 분석을 위한 회로의 설계는 고장점 탐색 장치 개발에 있어 필수적인 기술이다. 개발된 지중 송전선 고장점 탐색을 위한 측정회로는 사고지점 계산을 위해 필요한 신호측정에 효과적이며 실제 전력 공급 계통에 손쉽게 설치할 수 있는 장점을 가지고 있다. 이하에 지중송전선 고장점 탐색을 위한 측정 회로 설계에 관하여 언급한다.

• 한국정보통신학회논문지
• /
• 제16권8호
• /
• pp.1741-1746
• /
• 2012

본 논문에서는 기존의 Dickson's charge pump에 개선된 배전압 회로를 조합하여 구성된 고전압 출력에 용이한 전압 증배기 회로를 소개한다. 기존의 charge pump로 얻어진 전압을 승압에 다시 사용하는 구조로 배전압기를 응용하여 전압 증배를 가속화 하면서도 DMOS의 구조적 신뢰성을 저하하지 않도록 회로 구조를 제안하였다. 제안된전압증배기는 3V 입력 전원의 6단 회로 구성으로 약 33V의 출력을 내며 6단 이상의 구성으로 고전압 증배도 가능하다. 제안된 회로의 성능을 평가하기 위해 Magna DMOS 공정을 이용하여 시뮬레이션 하였으며 이론적인 증배와 일치함을 보였여 최소한의 소자 사용으로 고전압 전압 증배가 가능한 새로운 전압 증배기를 제시하였다.

• 전자공학회논문지CI
• /
• 제40권5호
• /
• pp.241-249
• /
• 2003

십진수를 위한 가산기 구현에서 지연시간을 줄일 수 있는 carry lookahead(CLA)을 이용한 십진수 가산 회로 선계를 제안한다. 이자 계산과 같은 십진 소수에 의한 반복계산에서 이진수 체계를 사용하면 절단오차는 누적된다. 이를 방지하기 위하여 BCD 회로 사용은 불가피하다. BCD 계산에서의 속도개선은 CLA 회로를 이용하여 개선될 수 있다. BCD 회로에서 CLA 회로 사용을 위해 제안된 캐리 생성 및 캐리 전파회로를 도출하여 가산기 설계에 사용하였다. 이 CLA 방식을 사용한 BCD 가산에서 기존의 BCD 가산회로와 지연시간을 비교하였을 때 상당한 속도개선이 이루어졌다. 또한 3초과 코드를 이용한 가산회로의 경우 CLA 방식 사용과 지연시간에 영향을 미치는 회로부분을 개선함으로써 CLA만 이용했을 때 보다 지연시간을 10게이트 지연시간만큼 더욱 줄일 수 있었다.

• 대한화학회지
• /
• 제43권2호
• /
• pp.225-230
• /
• 1999

4종의 중학교 과학 교과서의 화학 단원을 중심으로 이에 수록된 탐구 활동의 내용을 교과서 및 학년별로 비교, 분석하였다. 과학 교과서의 단원별 쪽수와 비율 분석 결과, 전체 평균 290.2쪽에서 화학 분야가 차지하는 쪽수는 64.8쪽(22.3%)으로 과학 4개 분야 중 최소를 나타내었고 화학 분야의 총 탐구 활동 수 171회중 1학년은 59회, 2학년은 47회, 3학년은 65회이었으며, 탐구 활동 중 관찰 수가 29회, 측정 수가 20회, 실험수가 113회, 자료 해석 수가 9회, 조사 및 토의 수는 0회로 탐구 활동 중 실험 활동이 66.7%나 되어 화학 분야의 탐구 활동이 실험 활동에만 치우쳐 있으므로 이를 개선할 필요가 있으리라 생각되었다.

• 대한전자공학회논문지
• /
• 제9권3호
• /
• pp.9-16
• /
• 1972

본논문은 "s"를 변환함수로 하는 GIC회로가 자이레이터와 마찬가지로 인덕터를 RC능동회로로서 실헐할 수 있고, 또 임의의 안정한 전달함수가 GIC를 포함한 2단자대회로의 open-circuit voltage ratio로서 실현될 수 있음을 밝힌 것이다. 트랜지스터를 사용하여 GIC회로를 구성함에 있어시 트랜지스터의 nullator-norator model이 적어도 10kHz 이하의 주파수 범위에서 훌륭하게 적용될 수 있음이 밝혀졌다. GIC를 사용한 회로합성법의 특징은 다음괴 같다. 첫째로, 임의의 안정한 전달함수는 대단히 단순한 회로구성을 되풀이함으로서 체계계적으로 또 기계적으로 실현될 수 있다. 둘째로, 전체 회로에 있어서 GIC를 제외한 모든 회로요소는 저항뿐이다. 셋째로 n차의 전달함수를 실현하는데 있어서 필요한 콘덴서의 수효는 n이며, 이것은 가능한 가장 적은 수효라고 믿어진다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제7권1호
• /
• pp.99-107
• /
• 2001

본 논문에서는 내장 메모리 테스트를 위해 메모리 테스트 알고리즘인 10N March 테스트 알고리즘을 회로로 구현하였으며, 구현된 내장 메모리 BIST 회로를 제어하기 위해 IEEE 1149.1 표준안을 회로로 구현하였다. 구현된 내장 메모리 테스트 회로는 워드 단위의 메모리를 위한 변경 데이터를 이용함으로써 워드 단위 메모리의 고착 고장, 천이 고장, 결합 고장을 완전히 검출할 수 있다. 구현된 회로는 Verilog-HIDL을 이용하여 구현하였으며, Synopsys에서 합성하였다. 합성된 메모리 테스트 회로와 IEEE 1149.1 회로의 검증은 메모리 컴파일러에 의해 생성된 메모리 셀과 VerilogXL을 이용하여 수행하였다.

• 한국컴퓨터정보학회논문지
• /
• 제4권4호
• /
• pp.86-93
• /
• 1999

본 논문에서는 다중 모듈러 신경회로망과 보상입력 알고리즘을 제안하였다. 전자는 신경회로망의 고질적인 문제중의 하나인 수렴속도의 감소를 위하여 제안하였고, 후자는 신경회로망의 인식수행능력 향상을 도모하기 위하여 제안하였다. 본 논문의 실험구성은 두 가지 형태와 시뮬레이션으로 나누어 구성하였다. 첫째로 다중 신경회로망의 구조에 한글, 영문자 와 숫자를 적용하여 인식 실험하였다. 둘째로, 보상입력 알고리즘과 보상입력을 결정하는 단계를 기술하였다. 제안된 알고리즘을 한글, 영문자. 숫자인식에 적용하여 기존의 신경회로망과 비교 평가하였다. 실험결과. 본 논문에서 제안된 모듈러 신경회로망이 기존의 신경회로망에 비하여 3배 이상 수렴속도가 개선되었고 보정입력 알고리즘을 적용한 다중 모듈러 신경회로망은 기존의 신경회로망에 비하여 10%정도 인식률이 향상됨을 고찰하였다.

• 대한인간공학회:학술대회논문집
• /
• 대한인간공학회 1997년도 추계학술대회논문집
• /
• pp.31-34
• /
• 1997

본 연구에서는 들기 작업 중 특히 2인이 행하는 들기 과업시 신장과 근력의 차이가 작 업 능력에 어떠한 영향을 미치는가를 실험을 통해 심리육체적(Physchophysical approach)/ 생리학적(Physiological approach)으로 분석하였다. 실험은 건설 현장 작업의 Form 들기 작업을 시뮬레이션하였다. 남자 대학생 14명을 대상으로 2인 작업팀을 신장/근력 차이가 있는 팀과 비슷 한 신장/근력 팀으로 설정된 기준에 따라 나누었고 20분간 심리육체적인 실험을 통해 이 두 그룹간 의 최대 허용 하중 (Maximum Acceptable Weight of Load, MAWL)과 생리적인 부하(Load)의 차이를 측정하였다. 생리적 부하는 K4를 신장과 관계없이 근력이 약한 피실험자에게 착용케하여 심박수와 에너지 소비량을 산출하여 두 그룹을 비교하였다. 실험 결과 최대 허용하중의 경우 다른 신장/근력 팀에 분당 2회의 빈도의 경우 각각 16.2kg, 14.0kg, 분당 4회의 경우 각각 12.6kg, 10.6kg으로 비슷 한 신장/근력 팀의 경우가 다른 신장/근력 팀의 경우보다 높은 최대 허용 하중을 보였고, 에너지 소 비량은 다른 신장/근력 팀과 비슷한 신장/근력 팀에 대해 분당 2회의 경우 각각 6.01 kal/분, 5.82 Kal/분, 분당 4회의 경우 각각 7.81 kal/분, 7.43 kal/분, 심박수는 분당 2회의 경우 98.62(회/분), 94.60(회/분), 분당 4회의 경우 122.00(회/분), 117.43(회/분), 으로 다른 신장/근력 팀의 경우가 비슷한 신장/근력 팀의 경우보다 높은 에너지 소비량과 심박수를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.995-998
• /
• 2005

본 논문에서는 시스템 온 칩 (SoC, System-on-Chip) 트랜시버에 적용이 가능하며. 저잡음 증폭기(LNA, Low Noise Amplifier)를 위한 자동 보상 회로 (ACC, automatic compensation circuit)를 제안한다. 개발된 회로는 고주파 내부 자체 검사 (BIST, Built-In Self-Test) 회로, 커패시터 미러 뱅크 (CMB, Capacitor Mirror Banks)와 디지털 처리장치로 구성되어 있다. 자동 보상 회로는 LNA가 정상 동작을 하지 않을 때 SoC 트랜시버의 구성요소인 디지털 프로세서를 이용하여 LNA가 정상 동작을 하도록 자동적으로 조정하는 역할을 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.419-422
• /
• 2011

본 논문에서는 초저전력 어플리케이션을 위한 이중입력 자가 전력관리 시스템을 제안한다. 자가 발전 시스템의 전력 공급원으로는 PZT와 solar cell소자를 병합하여 사용한다. 제한된 전력관리 회로는 solar cell 출력 전압을 승압하기 위한 charge pump 회로, PZT의 출력을 DC로 변환하기 위한 rectifier, 수확된 에너지를 병합 및 관리하기 위한 전력관리회로로 구성된다. 설계된 회로는 CMOS 0.18um technology를 이용하여 성능을 검증하였다. 설계된 회로의 칩 면적은 $295um{\times}275um$ 이다.