• 월간양계
• /
• 제5권10호통권48호
• /
• pp.57-72
• /
• 1973

1. 육추율, 육성율, 성계생존율 육추율은 99.9$\%$로서 1회 98.5$\%$, 2회 99.2$\%$, 3회 99.8$\%$, 4회 98.3$\%$, 5회 98.7$\%$, 6회 99.7$\%$와 비슷하였다. 육성율은 평균 98.8$\%$로서 1회 97.5$\%$, 2회 97.2$\%$, 3회 96.6$\%$, 4회 97.9$\%$와는 큰차가 없었고 5회 89.7$\%$ 6회 87.1$\%$ 보다는 약 12$\%$가 높게 나타났다. 이는 MD 백신접종 때문인 것으로 생각되며 성계생존율은 평균 86.3$\%$로서 87.3$\%$ 보다는 약 1$\%$낮았고 1회 80.3$\%$ 2회 84.8$\%$보다는 약 4.6$\%$ 높고 3회 71.8$\%$, 5회 71.4$\%$, 6회 75.3$\%$에 비하면 19$\%$나 높았다. 2. 성성숙일령 전체평균은 157.3일로 가장 빠른 구는 4구의 146일이고 가장 늦은 구는 10구와 17구의 161일이였다. 3. 산란율, 산란지수 산란율은 평균 62.0$\%$이고 가장 높은 구는 15구의 68.9$\%$ 이였다. 산란지수는 평균 205.1개로 1회 190.8, 2회 198.3, 3회 184.2, 5회 186.5, 6회 189.7개에 비하여 높고 4회때와 근사하였다. 4. 사료요구율 전체평균 3.23으로 1회 3.54, 2회 3.1과는 근사하나 3회 2.98, 4회 2.87 5회 2.83에 비하여 낮은 것은 사양표준은 작년도와 같으나 원료사료 특히 단백질 사료의 품질저하에 원인이 있었다. 5. 난평균 중량 검정계군 전체의 평균난중은 61.2g으로 최상위구는 64.70g, 최하위구는 58.3g이였다. 6. 체중 검정계의 전체의 평균제중은 300일령 1925.1g, 500일 1938.4g이며 유색품종은 300일령 1986.7g, 500일령 1948.4g이였다. 7. 사료섭취량 사료섭취량 평균은 1일수당 육추기 32.1g 육성기 73.0g 산란기 115.6g이었다. 8. 경제성 총 수입은 7,269,072.34으로 전체수입의 85$\%$가 계란수입이고 15$\%$는 폐계수입이었다. 지출은 5049,690으로 전체 지출의 99.95$\%$가 사료비 0.05$\%$가 초생추대이었다. 9. 후기 검정수수미달은 참고구로 처리하였고 축산시험장과 대천종축장에서는 당초부터 참고구로 출품하였다. 대신의 개리슨, 신기의 하바드 코메트는 수정율이 낮아서 검정수수가 미달되었으며 영국의 Sykes International Co. 에서 출품한 Sykes Tinted(WL$\times$RIR BX)는 출품회사에서 직접 종란을 항공편에 보내 인수 부화하여 검정하였다. 7회 부터는 초생추에 MD(뎁타백) 백신을 하여 초산전후에 폐사율이 적었으며 72년 11월부터 국산어분에 의한 염도의 과다에 의하여 약 2주일 설사를 하여 상당히 스트레스를 받은 바 있었다.

• 전기의세계
• /
• 제24권2호
• /
• pp.42-51
• /
• 1975

개폐회로는 일명 이산회로, 논리회로 혹은 조합, 순서회로라 부르며 이는 연속회로이론과는 전혀 다른 현대 전기공학의 기초분야인 회로이론의 일부를 형성하고 있는 새로운 학문이다. 즉 연속회로이론에서 취급하는 정상상태에서의 회로의 입출력신호는 주어진 시간영역에서 단속현상이 없는 연속적인 파형이였으나 개폐회로이론에서는 그 회로의 입출력 신호를 어떤 종류의 파형보다 오히려 이산적으로 정의된 입출력치로 대응시키거나 회로자체가 주어진 시간 영역에서 고속개폐현상으로 인한 유한개의 내부상태로 나타내는 것이 그 특징이다. 앞으로 기술한 내용은 필자가 지난 수년간 서울대학교 전기공학과 및 성균관대학교 전자공학과 4학년 학생들에게 강의한 내용을 현장전기기술자들이 이해할 수 있도록 다소 보충한 것이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 추계학술대회 논문집
• /
• pp.95-96
• /
• 2012

본 논문에서는 조명용 LED 구동 장치를 위한 새로운 방식의 단일전력단을 갖는 LED 구동회로를 제안한다. 제안 회로는 임계모드에서 동작하는 부스트 컨버터를 역률 개선 회로로 사용하였고, LED 구동회로로 LLC 고주파 공진 회로를 채택하였다. 또한, 기존의 역률 개선 회로와 LED 구동회로의 2단 회로를 단일전력단을 갖는 회로로 구성함으로 고역률, 고효율, 경량 및 소형의 LED 구동회로를 구성하였다. 본 논문에서는 제안한 회로의 동작 원리를 설명하였고, 시뮬레이션과 실험을 통하여 제안 회로의 타당성을 입증하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2003년도 춘계학술발표대회논문집
• /
• pp.351-354
• /
• 2003

본 논문에서는 임의 형태 영상 영역에 대한 변환 부호화 회로를 설계하고 구현하여 동작을 확인한다. 설계된 회로는 순방향 변환 부호화 회로와 역방향 변환 부호화 회로로 구성된다. 순방향 변환 부호화 회로에서는 영상 영역을 구성하는 화소들을 변환 블록의 가장 자리로 이동시킨 후, 비어 있는 부분을 화소 평균값으로 외삽한다. 그리고 변환을 실행한 후 외삽된 부분의 변환 계수들을 삭제한다 역방향 변환 부호화 회로에서는 먼저 삭제된 변환 계수들물 복원한 후에 역변환 과정을 수행하며, 역변환 계수들 중 복원된 부분의 계수들을 삭제한다. 모의 실험을 통해 본 논문에서 설계된 변환 부호화 회로가 특히 낮은 비트율에서 우수한 압축 성능을 갖는 것을 볼 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.911-914
• /
• 2000

본 논문에서는 배터리가 없는 ASK 전송방식의 RFID(Radio Frequency IDentification) Transponder 칩 설계에 관한 내용을 다룬다. Transponder IC는 power-generation 회로, clock-generation 회로, digital block, modulator, overoltge protection 회로로 구성된다. 설계된 칩은 저전력 회로를 적용하여 원거리 transponder칩을 구현할 수 있도록 하였다. 설계된 회로는 0.25㎛ 표준 CMOS 공정으로 레이아웃하여 제작하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권4호
• /
• pp.311-316
• /
• 2010

Esterel은 명령형 동기언어로서, 많은 경우에 메모리, 캐쉬 컨트롤러, 버스 인터페이스 등을 개발하는데 사용하고 있다. Esterel 프로그램은 특정 상황에서 한 문장이 한 단위시간 안에 2번 이상 수행될 수 있다. 이러한 문장을 하드웨어로 컴파일 할 경우, 하나의 회로(circuit)가 한 클럭 안에 2번 수행되어 정상적으로 동작하지 않을 수 있다. 이러한 문제를 회로 중복사용(schizophrenia) 문제라고 부른다. 기존연구에서는 지역신호선언문과 병렬문만이 회로 중복사용 문제를 유발할 수 있다고 보았다. 하지만, 예외선언문에 의해 생성되는 제어 신호와 출력문이 만들어내는 데이터 신호도 회로 중복사용 문제를 유발할 수 있다. 특히, 출력문의 경우에는 기존 회로 중복사용 문제에 대한 해결책들의 출발점인 단순한 루프 펼치기(loop unrolling)로는 해결되지 않았다. 본 논문에서는 예외선언문과 출력문이 만들어 내는 2가지 새로운 회로 중복사용 문제들을 열거하고 회로 중복사용 문제를 재정의 하였다.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.319-324
• /
• 2012

본 논문에서는 개선된 charge pump 회로를 이용하여 구성한 2-dimensional 터치스크린 패널 드라이버를 소개한다. 개선된 전정 센싱 회로는 charge pump 회로의 중간노드 전하 축적을 제거하여 출력 전압 표류 현상을 효과적으로 없앤다. 터치 패널 드라이버는 터치를 감지하는 아날로그 센싱 부분과 감지된 신호를 처리하는 디지털 신호 처리 부분으로 이루어진다. 제안된 터치스크린 드라이버의 동작을 확인하기 위하여 혼성 모드로 회로를 구성하고 Cadence Spectre를 이용하여 그 동작을 검증하였다. 디지털 회로 부분은 Verilog-A로 모델링하여 아날로그 회로와 인터페이스가 가능하게 하여 전체 회로 동작을 검증함으로써 혼성모드 회로 동작의 신뢰성을 확보하였고 시뮬레이션 시간을 단축할 수 있었다. 시뮬레이션 결과 개선된 전정 센싱 회로를 이용한 제안된 구조의 터치 패널 드라이버의 안정적인 동작을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.44-51
• /
• 2010

본 논문은 고성능 비터비 디코더 회로 구조를 제안한다. 제안하는 비터비 디코더는 가지 값의 특징을 이용하기 때문에 추가적인 메모리를 사용하지 않고 가지 메트릭을 계산할 수 있다. 또한 빠른 합-비교-선택 연산을 위해 경로 메트릭 데이터를 SRAM과 레지스터에 적절하게 재배열함으로써 디코더 전체의 속도를 75%까지 향상시킨다. 제안하는 비터비 디코더 회로를 Verilog HDL로 설계하였으며 130nm 표준 셀 라이브러리를 이용하여 게이트 수준 회로로 합성하였다. 제안하는 회로는 8,858개의 게이트로 구성되며 회로의 최대 동작 주파수는 130MHz이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.673-675
• /
• 2011

본 논문은 GHz 대역 소자 응용을 위한 프로그램 가능 보상 회로를 제안한다. 이러한 회로는 5.2GHz대에서 동작하는 고주파 회로의 칩 제작과정에서 예기치 않게 발생한 미세한 PVT (공정, 전압, 온도) 변동을 검출하여 미세 변동된 회로 성능 변수들을 자동으로 보상한다. 자동으로 보상 가능한 고주파 회로 성능 변수들은 중요한 요소인 입력 임피던스, 전압이득과 잡음지수를 포함한다. 이러한 회로는 미세 변동을 자동으로 보상할 수 있도록 고주파 신호를 직류 신호로 변환하는 DFT (Design-for-Testability) 회로를 포함한다.

• 전기의세계
• /
• 제28권3호
• /
• pp.27-34
• /
• 1979

회로망을 해석하는데는 i) 지로해석법, ii) 루우프해석법, iii) 메슈해석법, iv) 마디해석법, v) 컷세트해석법및 vi) 상태공간해석법 등이 사용됨은 이미 알고 있다. 다루는 회로가 비교적 간단한 구성의 선형, 시불변 회로망이고 또한 종이와 연필로 회로망해석을 수행하여야 될때에는 익혀온 이들 해석법을 관례대로 따르면 될 것이나, 다룰려는 회로망이 대형인 복잡한 구조의 것이든지 혹은 비선형소자, 시변소자 등을 포함하는 경우에는 독립회로방정식들을 체계있게 세워 나가는데에도 어려움이 있거니와, 설혹 회로방정식군을 세웠다 하드라도 이들을 풀어 나가는데에도 이젠 우리가 할 수 있는 능력한계를 느끼게 된다. 전자계산기가 스스로 독립성을 지닌 필요한 개수의 회로망방정식들을 작성하고, 또한 풀이도 요구되는 특성을 갖는 회로망을 설계하여주면, 많은 수고와 번거로움이 덜어진다. 이러한 뜻에서 전산기의 활용에 의한 회로망의 해석, 설계 (computer oriented network analysis and synthesis)이론이 바람직하다. 여기서는 이러한 전산기의 사용에 의한 회로망의 해석, 설계이론의 기초가 되는 부분을 가려서 위상 그래프이론에 따른 회로망 해석방법을 해설한다.