• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.597-605
• /
• 2015

네거티브 임피던스 변환기를 이용한 전기적 소형 안테나의 논 포스터 임피던스 매칭 방법을 제안한다. 사용한 안테나는 저항성 V 다이폴 안테나로써, 이 안테나는 급전점에서 매우 큰 입력 리액턴스를 가지기 때문에 반사손실이 매우 크다. 급전점에 장착하는 논 포스터 매칭 회로는 두 단의 네거티브 임피던스 변환기와 단 사이의 추가 커패시턴스로 이루어진다. 네거티브 임피던스 변환기는 연산 증폭기와 저항 소자를 사용하여 구현한다. 실제 사용하는 연산 증폭기의 유한 오픈 루프 이득을 고려한 임피던스를 분석하고, 설계에 적용하였다. 안테나 입력 임피던스를 포함한 전체 매칭 회로에 대해 안정성 검사를 수행하였고, 설계된 매칭 회로는 제작되어 실험으로 그 성능을 검증하였다. 임피던스 매칭 후의 저항성 V 다이폴 안테나의 입력 임피던스를 측정한 결과, 제안한 논 포스터 매칭 회로가 효과적으로 안테나의 입력 리액턴스를 줄이는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.83-92
• /
• 2004

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.256-257
• /
• 2006

전류 미러회로를 이용한 직류 전류 센서를 이용하면 간단하게 전류센서회로를 구성할 수 있다. 더우기 Shunt 저항에서 낮은 전압을 이용하므로 효율적인 전류감지회로를 구성할 수 있다. 그러나 트랜지스터의 에미터 베이스 전압을 이용하므로 비 직선성이 두드러진다. 이 회로의 전류센서, 온도특성등 여러 전기적 물리적 특성을 이해하고 이를 마이크로프로세서를 이용하여 그 특성을 상쇄하는 구성을 고려하여 보기로 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 F
• /
• pp.1908-1910
• /
• 1998

지금 까지 유도 가열용 인버터의 여러 가지 회로 방식이 소개 되었다. 그러나, 회로 방식을 선정 하는데 있어서 설계자의 취향, 또는 종래의 회로을 채택으로 인하여, 각기 다른 출력, 스위치 소자의 정격 전압, 전류, 및 수동 소자의 정격 전압, 전류을 만족하는 회로 선정이 될 수 있는 수식적 모델링, 비교 실험이 부족 하였다.

• 감성과학
• /
• 제25권4호
• /
• pp.119-128
• /
• 2022

본 연구의 목적은 웨어러블 에너지 하베스팅의 전도사를 통한 효율적인 전력 전달을 위해 전도사 자수 스트치 회로에서 각도와 굽힘의 개수가 저항에 미치는 영향을 분석하고 실제 태양광 패널과의 연결을 통해 손실 전력의 변화를 연구하는 것이다. 본 연구에서는 전도사 스티치 회로의 각도를 30˚부터 180˚까지 30˚단위로 설계하였으며 저항의 측정은 analog discovery2 장비를 활용하여 측정한다. 측정한 저항값을 분석하여 저항값이 급격히 변화하는 각도의 구간에서는 5˚단위로 다시 측정하여 분석한다. 이후 분석 결과를 토대로 전도사에 가해지는 장력이 수렴하는 각도를 분석하고 해당 각도에서 스티치의 굽힘 개수를 달리하여 다시 저항을 측정한다. 스티치의 각도가 줄어들수록, 굽힘의 개수가 늘어날수록 저항은 줄어듦을 확인하고 연구결과를 토대로 스티치로 인한 손실 전력을 계산한 결과 전도사 자수 스티치가 일반적인 자수에 비해 1.61배의 손실 전력을 줄일 수 있음을 고찰한다. 이러한 결과는 웨어러블 에너지 하베스팅의 전도사를 통한 전달에서 자수의 스티치가 전력 전달에 중요한 영향을 미치는 것을 시사한다. 본 연구결과를 기반으로 후속 연구에서는 곡선 형태의 스티치, 전도사의 개수 등 다양한 형태의 스티치를 비교 분석하여 웨어러블 에너지 하베스팅이 보다 효율적으로 생산 후 저장될 수 있도록 하는 전도사 회로 설계 기술을 개발하고자 한다.

• 한국항해학회지
• /
• 제25권1호
• /
• pp.53-60
• /
• 2001

본 논문에서는 IMT-2000 수신주파수인 2.13~2.16 GHz 대역에서 초고주파용 수신장치로 사용되는 저잡음증폭기를 ㅈㄱ렬 피드백 기법과 저항결합회로를 이용하여 구현하였다. GaAs FET(Field Effect Transistor)의 소스단에 부가한 직렬 피드백은 저잡음증폭기의 저잡음특성과 입력반사계수가 작아졌으며, 또 저잡음증폭기의 안정도도 개선되었다. 저항결합회로는 반사되는 전력이 정합 회로내의 저항에서 소모되므로 입력단정합이 용이하였다. 저잡음증폭기의 저잡음증폭단은 GaAs FET인 ATF-10136, 고득증폭단은 내부정합된 MMIC인 VNA-25를 사용하였으며, 알루미늄 기구물 안에 유전율 3.5인테프론 기판에 초고주파회로와 자기바이어스 회로를 함께 장착시켰다. 이렇게 제작된 저잡음증폭기는 30 dB이상의 이득, 0.7dB 이하의 잡음지수, 17 dB의 Pldb, 1.5 이하의 입출력 정재파비를 얻었다.

• 대한전자공학회논문지
• /
• 제11권4호
• /
• pp.19-24
• /
• 1974

LC ladder형의 여파회로등에 필요한 비접지 inductance를 유도소자없이 구성하기 위하여 2개의 연산증폭기와 수동소자를 쓰는 방식을 제시하였다. Indefinite admittance matrix를 써서 이 회로강이 가등적으로 병렬로 정과 부의 저항과 직렬로 순 inductance가 있는 π형회로임을 증명하였고, 실제로 low-pass 여파회로의 구성에 응용하여 얻어진 주파수특성이 만족할만함을 보였다. 이 방법에 의한 비접지 inductance는 지금까지 발표된 방법과 비교할 때 실현된 inductance에 직렬저항성분이 없음으로 Q가 높아서 유리하다. 또한 소요된 연산증폭기의 수도 적다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.180-182
• /
• 2005

비냉각형 적외선 검출 회로 설계 시 공정상 변화에 의해 발생하는 센서의 저항값 변동이 크다. 본 논문에서는 이것을 해결하기 위해 차동적 입력 수신 구조를 이용한 방법을 제시하였다. 볼로미터 타입 비냉각형 적외선 영상 센서 회로는 입사된 적외선 에너지 양에 따라 센서의 저항값이 변하는 특성을 이용하며 그에 따른 전압 또는 전류의 변화를 측정하여 적외선의 파장을 알아내는 방식으로 검출회로 설계 시 가장 큰 문제점인 공정상의 변화 등으로 인한 신호검출 회로의 오동작을 개선하기 위하여 검출회로의 입력단을 차동적으로 받아들이도록 설계하였다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.53-60
• /
• 2005

본 논문에서는 LCD 판넬 밝기의 균일성을 향상시키기 위하여 램프간의 저항 차이를 검출하는 회로를 사용한다. 기준 loop와 비교 loop의 feedback 전압을 나누어 검출된 저항의 차이는 PWM duty를 결정하는 제어 모드와 연결하여 램프 저항에 맞는 전압을 램프에 인가한다. 기준 loop의 feedback 전압은 모든 loop의 기준 전압이 되며, 하나의 IC에 램프의 수만큼 외부 기판을 연결하여 사용할 수 있다. 모든 비교 loop의 램프들은 기준 램프와 같은 밝기를 유지하기 위해 에러를 보상하며, 결과적으로 제안된 회로는 기존의 회로에 비해 약 $40\%$ 밝기 균일성을 재선한다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.15-22
• /
• 2005

System-on-Glass 아날로그 회로를 구현하기 위해 요구되는 저항 matching 및 poly-Si TFT 특성을 기존 아날로그 회로를 이용하여 조사하였다. 저항 값, poly-Si TFT의 문턱전압 및 이동도의 matching 조건을 디스플레이 시스템의 해상도에 따라 유도하였다. 또한, 소스 드라이버를 구현하기 위해 요구되는 poly-Si TFT의 유효 이동도를 다양한 패널 크기에 따라서 분석하였다.