• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.28-36
• /
• 2009

Sequence-Pair(SP) 모델은 모듈간의 위상 관계를 표현하는 방법으로써, 일반적으로 SP 모델에 기반한 플로어플래너(floorplanner)는 Simulated-Annealing(SA) 알고리즘을 통해 해를 탐색한다. 다양한 논문에서 SP와 SA 기반 배치 알고리즘의 성능 향상을 위해 SP의 평가 함수의 개선, SA의 스케줄링 기법 향상과 변형 함수의 개선 등을 모색하였다. 제안 기법은 기존의 SA 프레임웍을 수정한 2단계 SA 알고리즘으로써, 전 단계에선 SP로부터 구한 플로어플랜에 압축기법을 적용하여 모듈 사이에 존재하는 빈 공간을 가능한 최소화시켰다. 압축기법이 적용된 플로어플랜으로터 SP를 얻고, 이를 변환함으로써 해 공간을 탐색해 간다. 해가 기준 값에 수렴되었다고 판단되면 전 단계의 SA 기반 검색을 중단하고 압축기법을 사용하지 않은 기존의 SA 프레임웍을 이용하여 최적 해를 계속 탐색해 간다. MCNC 벤치마크 회로를 이용한 실험을 통해 제안 기법이 SA의 해 탐색 과정에 끼치는 효과를 보이며, 제안 기법을 통해 얻은 결과가 기존의 SA 기반 알고리즘으로 구한 결과보다 우수함을 보인다.

• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.48-55
• /
• 2000

최근 집적회로 설계 환경의 급속한 발전함에 따라 IC(Integration Circuit) 설계 규모는 1개의 It에 다양한 기능을 포함한 SoC(System on Chip)의 설계가 가능할 정도로 설계 규모가 커졌다. 또한 소비 시장은 급격한 변화에 따라 새로운 제품이 빠른 시간에 양산되기를 원한다. 본 논문에서는 기능 검증과 회로 수정이 용이한 설계 방법을 적용하여 디지털 방송 시스템에서 오디오 수신기로 사용할 수 있는 MPEG(Moving Picture Expert Group) 계층 2 복호기를 설계하였다. 또한 본 논문에서는 설계하고자 하는 디지털 방송용 오디오 복호기는 알고리즘을 최적화하여 실시간 처리가 가능하며, 하드웨어 크기를 줄이는데 중점을 두었다. MPEG 계층 2 복호화 알고리즘은 하드웨어 크기에 많은 영향을 주는 가산을 포함한 승산기를 포함하고 있는데, 하드웨어 최적화를 위하여 승산에 사용되는 계수를 SD(Sign Digit)으로 표현하고, 이를 이용한 MAC(Multiplier with Accumulator) 연산기는 승산기가 포함되지 않은 구조로 구현할 수 있었다. 설계된 디지털 방송용 오디오 복호기는 13,957Gate의 하드웨어 크기로 구현할 수 있었으며, 기존의 승산기를 사용하였을 경우보다 22%(40000Gate)을 줄일 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.459-468
• /
• 2003

본 논문에서는 차수 연산이 필요 없는 새로운 DCME 알고리즘 (Degree Computationless Modified Euclid´s Algorithm)을 사용한 저비용 고속 RS (Reed-Solomon) 복호기를 제안한다. 제안하는 구조는 차수 연산 및 비교 회로가 필요 없어 기존 수정 유클리드 구조들에 비해 매우 낮은 하드웨어 복잡도를 갖는다. 시스톨릭 에레이 (systolic array)를 이용한 제안하는 구조는 키 방정식 (key equation) 연산을 위해서 초기 지연 없이 2t 클록 사이클만을 필요로 한다. 또한, 3t＋2개의 기본 셀 (basic cell)을 사용하는 DCME 구조는 오직 하나의 PE (processing element)를 사용하므로 규칙성 (regularity) 및 비례성(scalability)을 갖는다. 0.25㎛ Faraday 라이브러리를 사용하여 논리합성을 수행한 RS 복호기는 200㎒의 동작 주파수 및 1.6Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) RS 코드 복호를 수행하는 DCME 구조와 전체 RS 복호기의 게이트 수는 각각 21,760개와 42,213개이다. 제안하는 RS 복호기는 기존 RS 복호기들에 비해 23%의 게이트 수 절감 및 전체 지연 시간의 10%가 향상되었다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.14-21
• /
• 2009

본 논문에서는 7개의 MMIC 전력증폭기 칩과 박막기판을 결합하여 MIC 모듈을 구성함으로써 Ka-대역 중심주파수 영역에서 10 W 이상의 출력전력을 가지는 펄스모드 전력증폭기 모듈을 설계하고 제작하였다. 전력증폭기 모듈의 제작에는 밀리미터파 대역에 적합한 수정된 형태의 윌킨슨 전력분배기/합성기와 모듈의 조림과정에서 공진을 억제하고 작은 삽입손실 특성을 보이는 CBFGCPW-Microstrip 천이구조를 활용하였다. 전력용 MMIC 바이어스 회로에 사용된 큰 값의 바이패스 캐패시터에 의해 발생되는 펄스모드 출력전력의 감소를 개선하고자 TTL 펄스 타이밍 제어 기법을 제안하였다. 제안된 방법을 10 kHz, $5\;{\mu}sec$ 펄스모드로 동작하는 전력증폭기 모듈에 적용한 결과 펄스모드 동작시간을 200 nsec 이상 개선할 수 있었고 0.62 W의 출력전력을 향상시킬 수 있었다. 구현된 전력증폭기 모듈은 59.5 dB의 전력이득과 11.89 W의 출력전력을 보여주었다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.620-626
• /
• 2015

본 논문에서는 2차 전역통과 필터를 이용하여 입력정합을 수행하고, LC 병렬공진 회로를 이용하여 트랜지스터의 출력 리액턴스를 최소화하는 기법을 적용함으로써 2~6 GHz에서 동작하는 광대역 GaN 전력증폭기 MMIC를 설계 및 제작하였다. 광대역 손실정합을 위해 사용된 2차 전역통과 필터는 트랜지스터의 채널 저항 효과를 보상하기 위해 비대칭적 구조를 사용하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 파운드리 공정으로 제작된 MMIC 칩은 크기가 $2.6mm{\times}1.3mm$이며, 주파수 대역 내에서 약 13 dB의 평탄한 이득 특성과 10 dB 이상의 우수한 입력정합 특성을 보였다. 포화출력 조건에서 측정된 출력전력은 2~6 GHz에서 38.6~39.8 dBm의 값을 보였고, 전력부가효율은 31.3~43.4 %을 나타내었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.818-819
• /
• 2015

PAL-XFEL 장치에 사용 할 고전압 펄스 모듈레이터 출력파워는 수 ${\mu}s$ 범위의 짧은 고전압(400 kV), 대전류(500 A) 펄스를 요구한다. 이러한 펄스파워를 얻기 위해서 PFN(Pulse Forming Network)에 에너지를 축적하고, 플라즈마 스위치인 싸이라트론을 통하여 에너지를 신속하게 클라이스트론 쪽으로 전달한다. 클라이스트론은 모듈레이터에서 공급하는 펄스 전원을 이용하여 RF를 증폭하는 대출력 고주파 증폭장치이다. 고전압 펄스 모듈레이터 제어기는 고속펄스 신호처리 모듈(Fast Pulse Signal Conditioning Module), PLC(Programmable Logic Controller)로 구성되어 있다. 고전압 펄스 모듈레이터에 사용하는 대용량 싸이라트론은 고전력을 스위칭 할 때 발생하는 스위칭 노이즈는 매우 크다. 이러한 노이즈는 모듈레이터의 출력 시그널인 빔 전압, 빔 전류, EOLC(End of Line Clipper) 전류, DC high voltage에 섞여 있으면서 신호 왜곡 및 제어장치의 고장을 유발시킨다. 이처럼 노이즈가 많이 포함되어 있는 아닐로그 신호를 깨끗한 신호(a clean signal)로 바꾸어주는 노이즈 필터링 장치인 고속펄스 신호처리 모듈을 제작하여 실험한 결과를 알아보고 모듈레이터 인터록 시스템인 PLC에서 Dynamic Interlock의 응답시간을 빠르게 하기위한 회로 수정에 대한 결과에 관하여 기술하고자 한다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.587-594
• /
• 2005

본 논문에서는 시분할 방식을 확장하여 윈도를 통해 비터비 복호화 되는 단위를 다중으로 버퍼링하고 병렬적으로 처리하는 비터비 복호화기를 구현한다. 연속적으로 입력되는 신호를 복호화 길이의 배수로 버퍼링한 후 이를 고속의 비터비 복호화기 셀을 이용하여 병렬적으로 복호화를 수행한다. 비터비 복호화기 셀의 사용수에 비례하여 데이터 출력율을 얻을 수 있는데 입력 버퍼의 프로그래밍 및 수정에 따라서 이러한 동작을 만족시킬 수 있다. 구현된 비터비 복호화기 셀은 해밍 거리 계산을 위한 HD 블록, 각 상태의 계산을 위한 CM 블록, 비교를 위한 CS 블록, 그리고 trace-back을 위한 TB 블록 및 LIFO 등으로 구성된다. 비터비 복호화기 셀은 ALTERA의 APEX20KC EP20K600CB652-7 FPGA에서 $1\%(351;cell)$의 LAB(Logic a..ay block)를 사용하여 최대 139MHz에서 안정적으로 동작할 수 있었다. 또한 비터비 복호화기 셀과 입출력 버퍼링을 위한 회로를 포함한 전체 비터비 복호화기는 약 $23\%$의 자원을 사용하면서 최대 1Gbps의 데이터 출력율을 가질 수 있도록 설계하였다.

• 한국산학기술학회논문지
• /
• 제12권10호
• /
• pp.4561-4568
• /
• 2011

본 논문에서는 비엔나 정류기의 전압제어를 위한 반송파 비교 PWM 방법에 대하여 논한다. 일반적으로 산업용 및 통신용 등 여러 응용분야에서 2레벨 정류기가 주로 사용되어 왔다. 하지만 2레벨 정류기는 효율을 높이고, THD를 낮추는데 한계가 있기 때문에 3레벨 정류기에 대한 연구가 진행 되어 왔다. 3레벨 정류기의 대표적인 회로가 비엔나 정류기이다. 기존의 비엔나 정류기는 대부분 전압 명령으로부터 인가 공간전압 벡터를 선택하고, 공간전압 벡터 인가시간을 직접 계산하여, 그 시간동안 전압 명령을 인가하는 공간 전압 변조 방식이 사용된다. 하지만 이 방법은 전압 명령 생성 및 전압 벡터의 인가시간 계산이 매우 복잡하여, 구현이 어려운 단점이 있다. 이 단점을 보완하기 위해 기존의 3레벨 인버터에 사용되던 반송파 비교 PWM 방법을 비엔나 정류기에 적용할 수 있도록 수정하여, 비엔나 정류기를 위한 간단한 전압제어를 위한 반송파 비교 PWM방식을 도출하고 시뮬레이션 및 실험을 통해 검증 한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.1822-1825
• /
• 2015

본 논문에서는 운동 전후 또는 심장 질환과 관련 있는 사용자가 체중을 측정하면서 동시에 심전도 신호를 측정하여 운동 부하에 따른 심장의 활동 상태를 모니터링 할 수 있는 장치를 고안하였다. 이를 위한 방법으로 체중계에 수정된 바이폴라 금속전극을 적용하여 표준사지 측정법을 이용하여 심장활동 신호를 측정할 수 있는 방법을 제안하였다. 체중계에서 심전도를 측정하기 위해 기존의 Ag-AgCl 전극이 아닌 금속 판 형태의 전극을 사용하였으며 이를 위해 입력 임피던스의 설계를 브릿지 형의 AC-Coupling 회로를 통해 높은 CMRR이 유지되도록 설계하였다. 또한 시시각각 변화하는 노이즈를 제거하기 위해 Savitzky-golay filter를 사용하였으며 이를 통해 Baseline wandering 이 제거된 최종 심장활동 신호를 획득하였다. R-peak 검출을 통해 기준신호와의 심박수 및 Sensitivity의 비교평가를 수행하여 이 장치의 성능을 평가한 결과 심박 검출률의 평균 Sensitivity가 97.1%로 나타났다. 동잡음 제거에 대한 알고리즘이 보다 최적화 되어 최종 출력 신호의 안정성이 향상 된다면 체중계를 통한 심박 검출의 가능성과 그 유효성이 충분할 것으로 사료된다.

• 한국정보통신학회논문지
• /
• 제11권6호
• /
• pp.1054-1061
• /
• 2007

본 논문에서는 2D 원통형 좌표계 구조를 해석하기 위한 전자기 수치 해석 방법 중 하나인 시간영역 유한차분법(FDTD)에서 필요한 흡수경계조건으로 UPML과 Liao 흡수경계조건을 비교하였다. 일반적인 2D 직각 좌표계에서는 UPML의 성능이 Liao의 흡수경계조건보다 우수하지만, 본 논문에서 가정한 2D 원통형 좌표계에서는 Liao에 의해 제안된 고유의 흡수경계조건이 UPML과 수정된 Liao 흡수경계조건보다 우수한 것으로 나타났다. 원통형 좌표계는 축에 대해서 대칭이기 때문에 3D 구조를 2D 구조로 가정할 수 있다는 점에서 안테나를 비롯한 다양한 마이크로파 회로의 특성해석에 널리 사용될 수 있는데, 정확한 수치해석 결과를 얻기 위해서 다양한 구조에 대한 흡수경계조건들의 비교와 검증이 필요하다.