• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.4A
• /
• pp.466-471
• /
• 2004

This paper proposes an advanced circuit for fingerprint sensor signal processing. We increased the voltage between ridge and valley by modifying the parasitic capacitance eliminating circuit of sensor plate. The analog comparator was designed for comparing the sensor signal voltage with the reference signal voltage. 1-Pixel Fingerprint sensor circuit was designed and simulated, and the layout was performed.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.369-372
• /
• 2002

전극분할 된 횡진동 모드 압전 진동자에 NIC 회로를 적용한 특성제어 방법을 두께 진동 모드 압전 진동자에 적용하여 그 가능성을 확인해 보았다. 동일한 특성을 가진 두 개의 두께 진동 모드 압전 진동자를 분극방향이 서로 마주보게 제작한 다음, NIC 회로를 적용하여 그 실험결과를 PSpice 모델을 이용한 시뮬레이션과 비교하였다. 그 결과 NIC 회로의 저항 $R-s$,의 변화에 따라 두께 진동 모드 압전 진동자의 품질계수는 제어되었으며, NIC 회로를 적용하지 않은 경우보다 품질계수가 약 18.9배 정도 향상되었다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.21 no.6
• /
• pp.94-104
• /
• 1984

Based on a new concept of connection index of a weighted graph, a new efficient houris tic algorithm of 0(v.e) for network partitioning is presented, where v and e are the number of nodes and edges, respectively. Experimental results show that our algorithm is very efficient and yields an optimal or near optimal solution for a number of partitioning problems tested. Some applications of the proposed algorithm are suggested and its computer implementation is described in detail.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.9 no.4
• /
• pp.326-333
• /
• 2004

This research proposes a high frequency resonant inverter for high power conversion apparatus, which is consist of two L-C linked full-bridge inverter using MOSFET in order to distribute voltage and current of the devices. As an output power control strategy, the time sharing control method is applied. From the computer simulation results, the inverters and devices can be shared properly voltage and current rating of the system. And also, theoretical characteristics of the proposed circuit are compared with experimental results.

• Korean Journal of Optics and Photonics
• /
• v.11 no.5
• /
• pp.330-334
• /
• 2000

A new pha~e lock loop (PLL) IS proposed and demonstrated fat clock recovery from 40 Gblt/s time-dIvision-multiplexed (TDM) optical pulse tri.lin, The proposed clock lecovery scheme lmproves the Jitter effecl cOlmng from the clock. pulse laser of harmonically-mode locked flber laser The cross-corrdation frequency component between the optical Signa] and an optical clock pulse tram is deteCled as a fonr-wave-mixing (FWM) SIgnal generated in SOA. The lock-in freqnency range of the clod. recovery IS found to be within 10 KHz. 0 KHz.

• Explosives and Blasting
• /
• v.18 no.4
• /
• pp.29-42
• /
• 2000

발파에 사용하는 지발뇌관의 정확한 지연초시클 알지 못하면 발파진동제어 발파에서 허용진동값을 초과하여 실패하는 경우가 많다. 발파공의 지발단차를 설계함에 있어서 지발뇌관 사이의 실제 기폭초시가 8 ms를 초과하도록 기폭초시를 배열하기 위해서는 지발뇌관 자체의 지발초시 오차가 발파에 어떠한 영향을 미치는 가를 면밀하게 검토하여 발파진동을 제어할 수 있도록 지발뇌관 실제 초시에 의해 순차적으로 기폭될 수 있는 지발시차로 발파를 설계해야 한다. 지발뇌관의 제조기준과 명목상의 호칭 초시 및 실제 초시 등이 어떤 특징을 나타내며 발파를 설계할 때에는 어떤 초시를 기준하여 설계해야 진동제어를 실현할 수 있는 가를 알아보고, 국내의 전기 지발뇌관과 다단발파기를 이용한 발파설계 사례는 어떤 종류가 있으며, 다단발파 구역의 회로분할과 분할구역에 대하여 지발뇌관 및 다단발파기에 의한 지연시차 배열은 어떻게 조합해야 올바른 진동제어 발파가 될 수 있는 지를 검토한다. 지발뇌관의 실제 초시를 고려하지 않은 발파에서 설계시의 허용기준과 관계없이 과대한 발파진동이 발생되어 공해가 발생되므로 지발뇌관의 실제 초시를 기준하여 중복초시와 적정한 초시간격이 유지될 수 있도록 설계하는 기술이 필요하다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2018.06a
• /
• pp.8-10
• /
• 2018

자동차에서 전장부품이 차지하는 비중이 증가하고 있다. 그런데 전장부품이 증가하면서 전자제어장치의 오작동으로 인한 사고 및 인명손실의 위험이 커졌다. 자동차 환경에서 발생하는 진동, 열기, 습기, 전자파를 차단하여 전장부품의 안정성을 확보와 위험을 최소화하기 위해 자동차 OEM에서는 Conformal Coating 기술을 적용하는 것이 일반적이다. Conformal Coating된 PCB 회로의 신뢰성을 높이기 위해서는 코팅 과정에서 발생하는 기포를 억제해야 한다. 그럼에도 불구하고 기포가 발생한 경우에는 해당 PCB를 폐기하는 것이 중요하다. 본 논문에서는 코팅된 PCB에서 발생한 기포를 자동으로 검사하기 위한 전처리 과정으로서 검사 소자의 경계면과 평탄면 영역을 추정/분할하는 영상처리 알고리즘을 제안한다. 코팅 기포의 특성이 소자의 경계면과 평탄면에서 매우 다르게 나타나므로 효율적인 기포 검출을 위해서 영역 분할은 필수적인 전처리 과정이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.5
• /
• pp.48-55
• /
• 2010

As the complexity and the clock speed of semiconductor integrated circuits increase, silicon validation becomes important. In this research, we developed new post-silicon repair & revision techniques to reduce cost and time-to-market. Spare cells are fabricated with the original design and are used for repair when necessary. The interconnections are modified by repair layer revision. The repair cost can be reduced by logic partitioning. Experimental results show that these techniques are effective for low-cost and fast turnaround repair.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.7
• /
• pp.50-57
• /
• 2000

We propose a logic synthesis algorithm for the design of FPGAs operating at high speed. FPGA is a novel technology that provides programmability in the field. Because of short turnaround time and low manufacturing cost, FPGA has been noticed as an ideal device for system prototyping. Despite these merits, FPGA has drawbacks, namely low integration and long delay time comparing to ASIC. The proposed algorithm partitions a given circuit into subcircuits utilizing a kernel divisor such that the subcircuits can be performed at the same time, hence reducing the delay of the circuit. Experimental results on the MCNC benchmark show that the proposed algorithm is effective by generating circuits having 19.1% les delay on average, when compared to the FlowMap algorithm.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.3
• /
• pp.153-159
• /
• 1989

This paper describes the algorithms employed in the preprocessing stage of the timing simulator, TSIM1.0, which is based on the Waveform Relaxation Method (WRM) at the CELL-level. The preprocessing stage in TSIM1.0 (1)partitions a given circuit into DC connected blocks (DCB's) (2) forms strongly connected circuts (SCC's) and (3) orders CELL's Also, the efficient waveform management technique for the WRM is described, which allows the overwriting of the waveform management technique for the WRM is described. which allows the overwriting of the waveform information to save the storage requirements. With TSIM1.0, circuits containing up to 5000 MOSFET's can be analyzed within 1 hour computation time on the IBM PC/AT. The simulation results for several types of MOS digital circuits are given to verify the performance of TSIM1.0.