Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Low-Cost Design for Repair by Using Circuit Partitioning

회로 분할을 사용한 저비용 Repair 기술 연구

  • Lee, Sung-Chul (Dept. of Electronics Engineering, Hanyang University) ;
  • Yeo, Dong-Hoon (Dept. of Electronics Engineering, Hanyang University) ;
  • Shin, Ju-Yong (Dept. of Electronics Engineering, Hanyang University) ;
  • Kim, Kyung-Ho (Samsung Electronics Co., Ltd.) ;
  • Shin, Hyun-Chul (School of Electrical and Computer Engineering, Hanyang University)
  • 이성철 (한양대학교 전자전기제어계측공학과) ;
  • 여동훈 (한양대학교 전자전기제어계측공학과) ;
  • 신주용 (한양대학교 전자전기제어계측공학과) ;
  • 김경호 (삼성전자(주)) ;
  • 신현철 (한양대학교 전자컴퓨터공학부)
  • Received : 2009.11.19
  • Published : 2010.05.25
Download PDF
⟨ Previous Next ⟩

Abstract

As the complexity and the clock speed of semiconductor integrated circuits increase, silicon validation becomes important. In this research, we developed new post-silicon repair & revision techniques to reduce cost and time-to-market. Spare cells are fabricated with the original design and are used for repair when necessary. The interconnections are modified by repair layer revision. The repair cost can be reduced by logic partitioning. Experimental results show that these techniques are effective for low-cost and fast turnaround repair.

반도체 설계기술의 발달로 구현 회로가 복잡해지고, 동작속도가 크게 증가함에 따라, 반도체 이후 (post-silicon) 설계 단계에서 repair를 위한 기간 및 비용이 크게 증가하고 있다. 본 논문에서는 예비 셀을 이용한 repair 방법을 통해 설계 오류로 인한 repair시 혹은 설계 변경 시에 전체 재설계를 최소화하는 방법을 제안하였다. 또한 예비 셀을 이용한 설계 변경 과정에서 repair layer에 설계 변경을 국한하여 mask 비용과 time-to-market을 줄이는 방법을 개발하였다. 또한 회로 분할을 통해 repair 과정에서 사용하는 예비회로의 비용을 줄일 수 있도록 한다.

Keywords

References

  1. M. Abramovici, P. Bradley, K. Dwarakanath, P. Levin, G. Memmi and D. Miller, "A Reconfigurable Design-for-Debug Infrastructure for SoCs," in Proc. of Design Automation Conference (DAC), pp. 7-12, San Francisco, CA, July 24-28, 2006.
  2. Collett International Research 2005.
  3. K. Chang, I. Markov and V. Rertacco, "Automating Post-Silicon Debugging and Repair," in Proc. International Conference on Computer-Aided Design (ICCAD), Nov, 2007.
  4. Z. Or-Bach, "Paradigm Shift in ASIC Technology," http://www.easic.com 2005.
  5. 김남훈, 김충희, 신현철, "클러스터의 개선을 이용한 회로 분할 방법", 한국정보과학회 논문지 제25 권 A편, 제1호, 94-99쪽, 1998년.
  6. K. Y. Tong, V. Kheterpal, V. Rovner, L. Pileggi, H. Schmit, "Regular Logic Fabrics for a Via Patterned Gate Array(VPGA)," in Proc. of IEEE on Custom Integrated Circuits Conference, pp. 53-56, San jose, USA, Sept 2003.