• 한국전자통신학회논문지
• /
• 제8권1호
• /
• pp.99-104
• /
• 2013

소형화된 고기능성 휴대용 전자기기의 수요 급증에 따라 기존에 사용되던 수평구조의 2차원 회로의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 회로들을 수직으로 적층한 뒤, 수평구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 집적 회로 적층기술이 새롭게 제안되었다. 본 연구에서는 차세대 반도체 소자의 회로 집적도를 비약적으로 증가시킬 수 있고, 현재 문제점으로 대두 되고 있는 선로의 증가, 소비전력, 소자의 소형화, 다기능 회로 문제를 동시에 해결 할 수 있는 3차원 구조를 갖는 회로소자에 대한 특성을 연구하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.696-698
• /
• 2012

본 논문에서는 기존의 Dickson's charge pump에 개선된 배전압 회로를 조합하여 구성된 새로운 전압증배기 회로를 소개한다. 기존의 charge pump로 얻어진 전압을 승압에 다시 사용하는 구조로 배전압기를 응용하여 전압증배를 가속화 하면서도 DMOS의 구조적 신뢰성을 저하하지 않도록 회로 구조를 제안하였다. 제안된 6단 전압증배기는 3V 전원으로 약 33V의 출력을 내며 6단 이상의 구성으로 고전압 증배도 가능하다. 제안된 회로의 성능을 평가하기 위해 Magna DMOS 공정을 이용하여 시뮬레이션 하였으며 이론적인 증배와 일치함을 보였여 최소한의 소자 사용으로 고전압 전압증배가 가능한 새로운 전압증배기를 제시하였다.

• 한국정보통신학회논문지
• /
• 제16권8호
• /
• pp.1741-1746
• /
• 2012

본 논문에서는 기존의 Dickson's charge pump에 개선된 배전압 회로를 조합하여 구성된 고전압 출력에 용이한 전압 증배기 회로를 소개한다. 기존의 charge pump로 얻어진 전압을 승압에 다시 사용하는 구조로 배전압기를 응용하여 전압 증배를 가속화 하면서도 DMOS의 구조적 신뢰성을 저하하지 않도록 회로 구조를 제안하였다. 제안된전압증배기는 3V 입력 전원의 6단 회로 구성으로 약 33V의 출력을 내며 6단 이상의 구성으로 고전압 증배도 가능하다. 제안된 회로의 성능을 평가하기 위해 Magna DMOS 공정을 이용하여 시뮬레이션 하였으며 이론적인 증배와 일치함을 보였여 최소한의 소자 사용으로 고전압 전압 증배가 가능한 새로운 전압 증배기를 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.842-846
• /
• 2015

본 연구에서는 세포의 자가 치료 기능을 모사하여 복잡한 디지털 회로를 기능별 분리시킨 구조에서 회로 동작 중 발생하는 오류 위치를 빠르게 찾고 복구 시키는 알고리즘 방법을 제안한다. 디지털 회로를 각 기능별로 9가지로 분리시켜 오류 난 디지털 회로의 기능블록 위치를 빠르게 검출할 수 있게 하며 복구 시키는 방법을 제안한다. 복잡한 구조의 디지털 회로에서도 각 디지털 회로의 기능 별 위치에 대한 번호 및 좌표를 $3{\times}3$ 행렬 구조로 확대시켜 오류 위치에 대아여 검출 및 복구가 가능한 알고리즘이다.

• 한국산학기술학회논문지
• /
• 제8권5호
• /
• pp.1076-1081
• /
• 2007

본 논문은 시분할 송수신 시스템에 사용될 수 있는 새로운 구조의 스위칭회로를 제안한다. 기존의 시분할 송수신 시스템에 사용되는 스위칭 회로의 경우 안테나, 송신단 그리고 수신단을 서큘레이터로 각 단자를 분리하였다. 이러한 기존의 방법은 서큘레이터 사용으로 인하여 회로전체의 가격을 증가시키는 원인이 되며, 원치 않는 상호 변복조 성분이 만들어져 전체 시스템의 악화로 이어지게 된다. 본 논문에서 제안하는 회로는 비선형 소자인 서큘레이터를 사용하지 않고 기본적인 가지선로 결합기의 한 쪽 선로를 결합선로로 등가 모델링하여 응용한 회로이다. 이 회로는 등가 모델링 된 결합선로의 격리 포트를 개방/단락의 종단조건을 이용하여 신호의 흐름을 제어하는 새로운 구조의 스위칭회로이다. 본 논문에서는 제시한 설계법의 타당성을 검증하기 위하여 Wibro 서비스 주파수대역인 2.3GHz에서 제작 및 측정하였다.

• 한국정보통신학회논문지
• /
• 제19권11호
• /
• pp.2745-2750
• /
• 2015

본 연구에서는 세포의 자가 치료 기능을 모사하여 복잡한 디지털 회로를 기능별 분리시킨 구조에서 회로 동작 중 발생하는 오류 위치를 빠르게 찾고 복구 시키는 알고리즘 방법을 제안한다. 디지털 회로를 각 기능별로 9가지로 분리시켜 오류 난 디지털 회로의 기능블록 위치를 빠르게 검출할 수 있게 하며 복구 시키는 방법을 제안한다. 복잡한 구조의 디지털 회로에서도 각 디지털 회로의 기능별 위치에 대한 번호 및 좌표를 $3{\times}3$ 행렬 구조로 확대시켜 오류 위치에 대하여 검출 및 복구가 가능한 알고리즘이다.

• 정보보호학회지
• /
• 제14권2호
• /
• pp.78-88
• /
• 2004

정보 통신과 반도체 공정 기술의 급격한 발전으로 나노기술이 가까운 시일 내에 실용화되고, 유비쿼터스 환경이 도래할 것으로 예측된다. 나노기술 환경에서 사용되는 디바이스의 고집적도, 낮은 구동 능력, 배선 제약 특성이 정보 보호 분야에 사용되는 프로세서 구조와 회로 설계 기술을 크게 바꿀 것으로 예측된다. 본 연구에서는 이러한 기술 변혁에 대비하기 위해 나노기술 환경에 적합한 차세대 정보 보호 프로세서 구조와 회로 설계 기술을 분석하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 춘계학술발표논문집(상)
• /
• pp.27-32
• /
• 2002

본 논문에서는 NOP 이 차지하는 슬롯에 의미 있는 명령어를 중복 할당하여 자료의존 관계를 해소하고 프로그램 실행 사이클을 단축시키는 명령어 중복 스케줄링 기법을 적용할 수 있는 VLIW 구조인 TiPs(Tiny Processors) 구조를 제안하였으며 TiPs는 회로의 복잡도를 증가시키지 않으면서 실행시간을 단축시켜 가상의 바이패싱 회로를 추가한 효과를 얻을 수 있다. 실험 결과 TiPs에서 명령어 중복 스케줄링 기법을 적용할 경우 8% ～ 25%의 성능 향상 효과가 있음을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제15권12호
• /
• pp.1161-1167
• /
• 2004

기존의 PLL(phase locked loop)은 폐루프 구조이므로 주파수 스위칭 속도가 낮은 단점을 갖는다. 이를 개선하기 위해서 개루프 구조를 혼합한 Digital Hybrid PLL 구조를 연구하였다. 또한 이 구조는 빠른 주파수 스위칭 속도로 동작할 수 있지만, VCO의 전압대 주파수 전달특성을 ROM 형태로 구현하는 DLT(digital look-up table)이 사용되어야 하므로 회로소자가 많아지고 소비전력이 증가된다. 그러므로, 본 논문에서는 복잡한 DLT의 구조를 간단한 Digital logic 회로로 대체시킨 새로운 구조를 제안하였다. 또한 주파수 합성때마다 타이밍 동기화를 이루는 회로를 설계하여 합성기의 항상성을 확보하였으며 DLT를 사용하는 방식과 비교하여 회로소자를 약 $28\%$정도 줄일 수 있다. 고속 스위칭 동작 특성과 주파수 합성을 시뮬레이션과 실제 회로 구현으로 확인하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 추계학술발표논문집 1부
• /
• pp.85-87
• /
• 2010

본 논문에서는 공통 결함접지구조를 이용하여 브랜치 라인 하이브리드 커플러 회로를 소형화하여 설계한 결과를 제시한다. 브랜치 라인 하이브리드 커플러 회로는 가장 널리 쓰이는 전자파회로중 하나이다. 본 논문에서 제안하는 공통 결함접지구조를 이용하여 소형화한 커플러 회로는 크기가 소형화되었음에도 불구하고, 기존 커플러 구조와 유사한 정합, 격리 및 전력분배 특성을 보여준다.