• 제목/요약/키워드: 회로구조

검색결과 2,059건 처리시간 0.03초

새로운 역률보상회로를 적용한 플러그인 하이브리드 전기차 탑재용 완속 충전기 (On-board charger equipped with new power factor corrected circuit for plug-in hybrid electric vehicle)

  • 김성혜;이주영;강필순
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2012년도 전력전자학술대회 논문집
    • /
    • pp.140-141
    • /
    • 2012
  • 본 논문은 새로운 역률보상회로를 적용한 플러그인 하이브리드 전기 자동차 탑재형 완속 충전기(On-Board Charger, OBC)를 제안한다. 제안하는 완속 충전기용 역률보상회로 (Power Factor Correction, PFC)는 기존의 부스트 컨버터를 기본으로 하는 역률보상회로와 동일한 개수의 회로 부품과 입 출력전압 관계를 가진다. 회로 구조상 전파 정류된 DC 전압을 저장하는 입력 커패시터와 입력 인덕터의 에너지가 저장되는 출력 커패시터가 직렬 결합되어 DC-link 전압을 형성하므로 출력 커패시터의 동작전압(Working voltage)을 낮출 수 있어 단가절감이 가능하다. 제안된 역률보상 회로를 적용한 플러그인 하이브리드 전기 자동차 탑재형 완속 충전기에 대한 동작 특성을 해석하고 시뮬레이션을 통해 타당성을 검증한다.

  • PDF

경로 메트릭 데이터의 효율적인 관리를 통한 고성능 비터비 디코더 회로 설계 (Design of High-performance Viterbi Decoder Circuit by Efficient Management of Path Metric Data)

  • 김수진;조경순
    • 대한전자공학회논문지SD
    • /
    • 제47권7호
    • /
    • pp.44-51
    • /
    • 2010
  • 본 논문은 고성능 비터비 디코더 회로 구조를 제안한다. 제안하는 비터비 디코더는 가지 값의 특징을 이용하기 때문에 추가적인 메모리를 사용하지 않고 가지 메트릭을 계산할 수 있다. 또한 빠른 합-비교-선택 연산을 위해 경로 메트릭 데이터를 SRAM과 레지스터에 적절하게 재배열함으로써 디코더 전체의 속도를 75%까지 향상시킨다. 제안하는 비터비 디코더 회로를 Verilog HDL로 설계하였으며 130nm 표준 셀 라이브러리를 이용하여 게이트 수준 회로로 합성하였다. 제안하는 회로는 8,858개의 게이트로 구성되며 회로의 최대 동작 주파수는 130MHz이다.

E급 증폭기를 이용한 전계결합형 비접촉 충전회로의 설계 (Design of Capacitively-coupled Contactless Charging System using Class-E Amplifier)

  • 최병우;최성진
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2013년도 전력전자학술대회 논문집
    • /
    • pp.173-174
    • /
    • 2013
  • 전기장만으로 에너지를 전송하는 전계결합형 비접촉 충전기술은 송수신부를 매개하는 AC링크를 구성하는 전극쌍의 정전용량확보에 한계가 있으므로, 이를 잘 활용하기 위한 송수신회로가 요구된다. 따라서 본 논문에서는 이를 감안하여 전계결합형 에너지전송에 적합한 매칭변압기를 사용한 E급 송수신회로 구조를 제안한다. 제안된 구조에서 AC-링크 캐패시터의 낮은 정전용량을 감안한 최적 설계방식을 제안하고 회로설계에 따른 성능을 모의실험을 통해 예측한다.

  • PDF

고전압 배터리 충전을 위한 차량용 풀 브릿지 컨버터 (A New Full-Bridge Converter for High Voltage Battery Charger in Electric Vehicle)

  • 임천용;문건우
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2019년도 전력전자학술대회
    • /
    • pp.130-132
    • /
    • 2019
  • 본 논문에서는 위상 천이 풀 브릿지 컨버터와 공진형 하프 브릿지 컨버터를 통합한 구조에서 새로운 센터탭 클램프 회로를 적용하였다. 하프 브릿지 컨버터가 통합되어 있는 구조를 통하여 기존 위상 천이 풀 브릿지 컨버터가 가지고 있는 여러 단점을 개선할 수 있으며, 또한 제안하는 클램프 회로를 통해 이차측 전압 스트레스 및 출력 커패시터의 사이즈 측면에서 개선점을 갖는다. 이러한 장점들을 통해 효율과 비용 측면에서 큰 효과를 갖는다. 3.3 kW 의 프로토타입을 통해 실험으로 검증하였다.

  • PDF

CMOS RF 집적회로 검증을 위한 직렬 주변 인터페이스 회로의 풀커스텀 설계 (Full-Custom Design of a Serial Peripheral Interface Circuit for CMOS RFIC Testing)

  • 엄준훤;이언봉;신재욱;신현철
    • 대한전자공학회논문지SD
    • /
    • 제46권9호
    • /
    • pp.68-73
    • /
    • 2009
  • 본 논문은 CMOS RF 집적 회로 측정 시 측정 회로의 디지털 실시간 제어를 위한 직렬 주변 인터페이스 회로의 풀커스팀(Full Custom) 방식 CMOS 집적 회로 구현과 이의 구동 소프트웨어의 개발에 관하여 기술하였다. 개발된 SPI는 제어하고자 하는 회로의 복잡도에 따라 필요한 어드레스 (Address)의 크기를 쉽게 확장 또는 축소 할 수 있는 구조로 설계 되었고 이의 구동 소프트웨어도 이에 따라 쉽게 재구성할 수 있도록 설계되었다. 따라서, 본 SPI는 다양한 종류의 CMOS RF 집적회로 설계 시 요구되는 복잡도에 따라 최적의 구조로 효과적으로 변경할 수 있도록 구성되었으며 검증대상 RF회로를 효율적으로 검증할 수 있는 장점이 있다. 설계된 재구성형 SPI는 $0.13{\mu}m$ CMOS 공정으로 제작되었으며 동일 칩에 제작된 2.7GHz CMOS RF 분수형 주파수 합성기를 통하여 성공적 검증되었다.

단일 칩 NFC 트랜시버의 설계 (Design of single-chip NFC transceiver)

  • 조정현;김시호
    • 대한전자공학회논문지SD
    • /
    • 제44권1호
    • /
    • pp.68-75
    • /
    • 2007
  • NFC의 능동동작 모드, 수동동작 모드 및 RFID 동작 모드에 필요한 13.56MHz 트랜스미터와 리시버 및 RFID 태그 동작을 모두 지원하는 단일 칩 NFC 트랜시버를 설계 및 제작하고 동작을 검증하였다. 제안된 NFC 트랜시버는 외부전원 공급이 없어도 RFID 태그가 동작할 수 있도록 이니시에이터와 타겟의 2중 안테나 구조를 가지고 있다. 타겟 안테나는 이니시에이터 안테나의 접지 차폐층을 사용함으로써 이중 안테나의 유효면적이 단일 안테나에 비교해서 동일한 면적을 갖도록 안테나 구조를 제안하였고, 안테나의 선택 동작에 필요한 회로를 제안하였다. 제안된 NFC 단일 칩 트랜시버의 아날로그 전단부 회로는 능동모드와 RFID 리더를 위한 Reader/writer 블록의 트랜스미터와 리시버 회로부, 수동 모드와 태그 모드를 위한 태그 회로부로 구성된다. 태그 회로부는 정류기 및 부하 변조를 위한 수동소자가 포함되어 있으며, 정류기에서 생성되는 전압을 사용하여 외부 전원 없이도 태그 동작이 가능하도록 설계하였다. 제안된 트랜시버는 UART 직렬 인터페이스 회로를 통하여 호스트와 최대 212Kbps로 통신할 수 있다. 제안된 회로는 매그나칩의 0.35um 2-Poly 4-Metal CMOS공정으로 제작되었고, 칩의 유효면적은 $2200um{\times}360um$이다.

하이브리드 구조를 갖는 MPEG-4 인코더용 전역 탐색 블록 정합 움직임 추정 회로 (Full-Search Block-Matching Motion Estimation Circuit with Hybrid Architecture for MPEG-4 Encoder)

  • 심재오;이선영;조경순
    • 대한전자공학회논문지SD
    • /
    • 제46권2호
    • /
    • pp.85-92
    • /
    • 2009
  • 본 논문은 시스톨릭 어레이와 덧셈기 트리를 조합한 하이브리드 구조를 갖는 MPEG-4 인코더용 전역 탐색 블록 정합 움직임 추정 회로를 제안한다. 제안된 회로는 적은 수의 클럭 싸이클로 움직임 추정을 할 수 있도록 시스톨릭 어레이를 활용하고, 필요한 회로 자원을 줄이기 위해서 덧셈기 트리를 활용한다. 1/2화소 움직임 추정을 위한 보간 회로는 6개의 덧셈기, 4개의 뺄셈기, 10개의 레지스터로 구성하였으며, 자원 공유 및 효율적인 스케줄링 기법을 통하여 성능을 향상시켰다. 정수화소 및 1/2 화소를 위한 움직임 추정 회로를 Verilog HDL을 사용하여 RTL에서 설계하였다. 130nm 표준 셀 라이브러리를 사용하여 합성한 논리 수준 회로는 218,257 게이트로 구성되었으며, D1($720{\times}480$) 이미지를 초당 94장 처리할 수 있다.

다중 전원을 이용한 듀얼 랑뮤어 프루브 시스템을 통한 플라즈마 진단

  • 김혁;이우현;황기웅
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.214-215
    • /
    • 2011
  • RF 플라즈마의 경우 일반적인 싱글 랑뮤어 프루브를 사용하여 I-V 파형을 구하는 경우에, 우리는 시평균한 값만을 구할 수 있다. 일반적인 플라즈마 반응 챔버의 구조상, 양 전극의 크기가 다르기 때문에, 시간에 따라 진동하는 플라즈마 포텐셜의 형태는 정확한 사인파의 형태가 아니다. 그렇기 때문에 플라즈마 포텐셜에 따라서 진동하는 데이터를 시평균한 값에는 DC 오프셋 성분이 나타난다. 이러한 DC 오프셋값은 랑뮤어 프루브를 통한 플라즈마 포텐셜 측정시에 오차로 나타난다. 우리는 DC 오프셋에 의한 에러값을 보정하기 위해 멀티 프루브를 사용할 수 있다. 가장 흔하게 쓰이는 듀얼 랑뮤어 프루브의 경우를 살펴보면, 내부의 전원이 플로팅되어 있으며 전압인가를 위한 회로 또한 접지에서 절연되어 있기 때문에, 플라즈마 포텐셜이 시간에 따라 흔들려도 전체적인 전위가 플라즈마 포텐셜과 함께 움직이기 때문에, 앞에서 말한 DC 오프셋에 의한 오차를 줄일 수있다는 장점이 있다. 그러나, 이를 위하여는 회로의 절대적인 플로팅이 필요하지만 실제 듀얼 랑뮤어 프루브의 전원 회로를 구현시에는, 트랜스포머 등을 사용하여 회로를 절연시켜도 회로에 기생적으로 발생하는 콘덴서 성분 때문에 플로팅에 영향을 받을 수 있다. 또한 양극과 음극 사이의 내부 임피던스가 다르게 나타난다. 실제로 기존의 듀얼 랑뮤어를 가지고 RF 플라즈마를 측정할 때에, 듀얼 랑뮤어 프루브의 두 팁 간에 서로 다른 전압-전류 파형이 나타나곤 한다. 이러한 두 팁간의 전압-전류 파형의 차이는 두 팁이 물리적으로 완전히 동일한 구조를 가질 수 없기 때문에 발생 하기도 하지만, 위에서 밝힌 원인에 의해서도 발생한다. 이로 인하여 듀얼 랑뮤어 프루브에 의한 I-V 파형은 이론 상 원점을 대칭으로 한 기함수의 형태이어야 하는데, 실제 측정 결과를 보면 이러한 대칭 형태의 모양을 보기 힘들다. 우리는 이에 이를 보정하기 위하여 위상이 180도 차이가 나는 두 개의 삼각파 발생 전원을 각각 듀얼 랑뮤어 프루브의 양 팁에 인가하여 두 팁 간의 내부 저항과 기생 임피던스 등을 일치시킨 프루브를 디자인하였으며 이 프루브를 이용한 실험에서, 비교적 완벽하게 원점에 대하여 대칭하는 I-V 커브를 구할 수 있었다. 이에 이 논문에서는 새로운 회로와 이 회로로 이루어진 듀얼 랑뮤어 프루브를 사용하여 플라즈마를 진단하는 방법에 대하여 기술한다.

  • PDF

평행 결합 선로를 이용한 복합 광대역 기법 적용 마이크로스트립 안테나에 관한 연구 (A Study on Compound Technique for Increasing the Bandwidth of Microstrip Antennas using the Paralle Coupled Lines)

  • 김정일;한만군;윤영중
    • 한국전자파학회논문지
    • /
    • 제12권5호
    • /
    • pp.713-721
    • /
    • 2001
  • 본 논문에서는 이미 설계된 기생 패치 구조와 적층 구조 광대역 마이크로스트립 안테나에 평행 결합 선로 형태의 광대역 임피던스 정합 회로를 결합하여 쉽게 추가적인 대역폭 증가를 이룰 수 있음을 제안하였다. 평행결합 선로 형태의 광대역 임피던스 정합 회로 설계를 위하여 분포 회로 방식의 반복적인 방법을 제시하였고, 설계.제작한 안테나의 측정 결과 기생 패치 구조와 적층 구조에서 각각 약 1.6배 1.5배의 추가적인 임피던스 대역폭 증가를 이룰 수 있었다. 그리고 방사 패턴과 측정된 이득을 보면 평행 결합 선로의 결합으로 인한 방산 패턴에서의 큰 변화는 보이지 않았지만, 이득에서는 평행 결합 선로 부분의 커플링 손실로 인해 최대 이득이 약 1 dB와 0.5 dB 정도 감소하는 것을 확인할 수 있었다.

  • PDF

뉴런의 기능을 모사한 3×3배열구조의 디지털 회로에서의 오류위치 확인 및 복구 알고리즘 (An Error position detection and recovery algorithm at 3×3 matrix digital circuit by mimicking a Neuron)

  • 김석환;허창우
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.101-104
    • /
    • 2016
  • 본 연구에서는 뉴런이 지니는 기능 및 결합구조를 모사하여 3x3 배열의 기능별로 분리시킨 후 디지털회로에서 동작 중 발생할 수 있는 일시적 또는 영구적인 오류 위치를 정확히 찾아내어 복구 시키는 알고리즘을 제안한다. 결합된 세포에서 어느 특정 일부분이 문제가 발생할 경우 그 기능을 다른 세포로 분화되어 동일 기능을 수행하며 오류가 발생한 세포는 주변 세포에 의해 사멸시키는 단계를 거친다. 이런 세포가 지니는 기능 및 구조를 디지털 회로내부에 기능 블록구조로 설계하여 알고리즘을 제안한다.

  • PDF