• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.291-297
• /
• 2006

본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 Pipelined systolic array 구조를 사용하였으며, 입출력 회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화 속도를 달성할 수 있다. 회로설계의 목표를 고속 암호화와 회로구조의 단순화에 두었다.

• 한국산학기술학회논문지
• /
• 제22권4호
• /
• pp.10-16
• /
• 2021

본 연구에서는 신축성 인덕터를 이용한 센서 응용을 위한 상태 감지 회로로써 패리티-시간 대칭 구조를 고려한 모델을 제안하고자 한다. 신축성 인덕터를 이용한 센서 구동 회로로써 트랜지스터를 이용한 부성 미분 저항 회로를 적용하여 신축성 인덕터를 보다 효율적으로 활용할 수 있는 방법을 제안하고, 패리티-시간 대칭 구조의 결합 공진 회로에 대한 특성 분석을 통해 고전적 공진 회로에 비해 향상된 분해능을 갖는 모델을 설계하였다. 특히, 보다 실질적인 전산모의실험결과를 얻기 위해, 신축성 인덕터 모델의 경우에는 참고문헌의 실험결과를 참고하여 본 연구 모델에 적용하였다. 전산모사를 통해 본 연구에서 사용한 부성 미분 저항 회로를 통해 저항 성분 뿐만 아니라 위상 성분도 제어됨을 확인하였으며, 이러한 결과를 통해 신축성 인덕터의 특성 변화에 따른 회로의 불균형을 부성 미분 저항 회로를 이용하여 보완할 수 있음을 고찰하였다. 이러한 특성을 이용하여 패리티-시간 대칭 구조를 구현할 수 있었으며, 이에 대한 특성에 대하여 논의하였다. 특히, 본 연구에서 제안하는 패리티-시간 대칭 구조의 센서 구동 회로에 대한 주파수 특성의 결과로부터 기존의 고전적 공진 회로에 비해 Q-factor가 최대 20배까지 커질 수 있음을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.75-77
• /
• 2006

본 논문에서는 PDP 구동 응용을 위한 간단한 구조의 Multi-level 유지 방전 회로를 제안한다. 제안된 회로는 기존의 Multi-level 유지 방전 회로에 비해 적은 수의 스위칭 소자로 구현할 수 있어 간단한 구조를 가진다. 또한, 기존의 Multi-level 회로와 동일한 수준의 소자 전압 및 전류 스트레스를 가지므로, 저가의 고성능의 저전압 소자를 사용할 수 있어 PDP 구동 회로의 원가 저감과 고효율 동작을 이룰 수 있을 것으로 예상한다. 제안된 회로의 동작 원리를 설명하고, 42" HD급 PDP에 실제 적용 실험을 하여 제안된 회로의 우수성을 보인다.

• 인터넷정보학회논문지
• /
• 제7권1호
• /
• pp.49-57
• /
• 2006

본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 pipelined systolic array 구조를 사용하였으며, 입출력회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화속도를 달성할 수 있다. 회로설계는 VHDL 코딩방식으로 수행하였으며, 50,000 gates 급의 FPGA에 구현하였다.

• 한국항해항만학회지
• /
• 제28권5호
• /
• pp.435-441
• /
• 2004

본 논문은 비선형성을 많이 내포하고 있어 수학적으로 모델링 하기 어려운 선박용 안정화 위성 안테나 시스템을 모델링하기 위해서, 신경 회로망의 오차 및 응답시간을 최소로 하는 최적 구조 신경 회로망 모델을 도출하고 이를 적용하고자 한다. 오차와 응답시간을 최소화하기 위해 유전알고리즘을 이용하여 신경 회로망 구조를 설계하였다. 안테나 시스템으로부터 얻어진 입출력 데이터에 거하여 본 논문에서 제안한 식별기를 이용하여 안테나 시스템을 식별하였으며, 실제 선박의 운동 성분에 대해서도 시스템을 잘 표현할 수 있는 최적 구조 신경 회로 기반 시스템 식별기를 얻을 수 있었다. 실제 실험을 통해서, 최적 신경회로망 구조가 안테나 시스템 식별에 효과적인 것을 알 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.550-553
• /
• 1998

본 논문에서는 노드들간의 입출력 관계가 트리형태로 주어진 경우에 이 관계를 수식으로 해석하여 최소화시키고 이를 회로로 구현하는 새로운 알고리즘을 제안한다. nakagima 등에 의해 제안된 알고리듬은 트리의 특성을 갖는 노드들의 관계를 2치논리에 근거하여 회로로 구현하였으나, 이러한 기법은 일반적인 형태로 주어진 트리구조에 대한 해석이 충분치 못하므로, 일반화된 회로의 구성에 많은 제약을 가지고 있다. 이러한 문제점에 대하여 본 논문에서는 트리구조를 갖는 노즈들의 전체적인 입출력관계를 수식으로 정리하여 최소화된 회로설계 알고리즘을 제안하고 예를 들어 이를 검증한다.

• 한국정보통신학회논문지
• /
• 제2권2호
• /
• pp.267-273
• /
• 1998

본 논문에서는 charge pump 회로를 차동 전류 스위치 구조를 갖는 회로를 사용하여 설계하였다. charge pump 회로의 스위칭 속도를 향상시키기 위하여 CMOS 보다 스위칭 속도가 빠른 MESFET를 이용하여 회로를 설계하였다. 차동 전류 스위치 구조의 charge pump회로가 고주파수 대역에서 동작하는데 따른 회로의 성능 및 안정성 문제를 제시하고 분석하였다. 또한 charge pump 회로의 성능을 평가하기 위한 척도를 세부적으로 정의함으로써 charge pump의 성능을 표현하게 된다. 설계된 회로는 HSPICE 시뮬레이터를 사용하여 시뮬레이션 하였으며, 시뮬레이션 결과 본 논문에서 제시한 구조가 1GHz급의 charge pump 회로로 설계가 가능하다는 것을 알 수 있었다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 1990년도 광학 및 양자전자학 워크샵
• /
• pp.6-12
• /
• 1990

GaAs 광전집적회로의 구현을 위해 MBE와 MOCVD system을 이용하여 수직 구조에 알맞는 광소자 및 전자소자를 개발하였으며 이 소자들의 집적화를 시도하였다. 발광소자로서는 Bcllcorc와 공동으로 MBE를 이용하여 표면 방출형 레이저 다이오드 및 array 구조의 연구가 시도 되었고 수직형 전자소자로서는 sclcctive MOCVD를 이용하여 W이 매몰된 VFET 구현하였다. VFET 위에 LED를 집적시켜 출력단의 수직 광전집적회로를 제안하고 제작하였으며 수신단 광전집적회로에서는 PIN 다이오드와 VJFET를 집적화한 광전집적회로가 현재 연구중에 있다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2009년도 추계학술발표논문집
• /
• pp.220-222
• /
• 2009

적층형 가유전체 구조는 유효유전율과 유효투자율은 주어진 표준형 전송선로의 경우보다 증가하므로 결과적으로 전송선로의 길이를 짧게 할 수 있는 장점이 있다. 따라서 회로의 소형화에 유용하게 사용될 수 있는데, 본 논문에서는 한 예로써 대표적인 무선 회로인 방향성 결합기의 소형화된 회로에 대하여 기술하고 있다. 표준형 회로와 적층형 가유전체 구조를 이용하여 소형화한 방향성 결합기를 2GHz 대역에서 설계하여 실제로 제작하여 측정한 결과를 제시한다. 종래의 표준형 회로와 비교할 때, 동일한 성능을 유지하면서도 회로의 크기가 49.4%만큼 감소한 결과가 소개된다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2009년도 춘계학술발표논문집
• /
• pp.300-302
• /
• 2009

적층형 가유전체 구조는 유효유전율과 유효투자율은 주어진 표준형 전송선로의 경우보다 증가하므로 결과적으로 전송선로의 길이를 짧게 할 수 있는 장점이 있다. 따라서 회로의 소형화에 유용하게 사용될 수 있는데, 본 논문에서는 한 예로써 대표적인 무선 회로인 윌킨슨 전력분배기의 소형화된 회로에 대하여 기술하고 있다. 표준형 회로와 적층형 가유전체 구조를 이용하여 소형화한 윌킨슨 전력분배기를 2GHz 대역에서 설계하여 실제로 제작하여 측정한 결과를 제시한다. 종래의 표준형 회로와 비교할 때, 동일한 성능을 유지하면서도 회로의 크기가 32%만큼 감소한 결과가 소개된다.